즉시 사용 가능한 부품으로 의사 난수 이진 수열 및 백색 잡음 생성

잡음과 같은 불규칙 신호는 문제로 여겨지는 경우가 많지만 독특한 특성으로 인해 불규칙 비트 수열과 잡음에 의존하는 통신 및 장치 테스트 같은 응용 분야가 있습니다. 하지만 일회성 테스트나 예산이 넉넉하지 않은 설계자의 경우 특별한 용도로 제작된 의사 난수 이진 수열(PRBS) 또는 임의의 파형 생성기를 구매하기가 현실적으로 어려울 수 있습니다. 그러한 경우 즉시 사용 가능한 CMOS 장치를 이용해 구축하는 편이 비용 효율성이 더 높습니다.

이 기사는 전자 기기에서 PRBS와 잡음의 유용한 역할에 대해 설명합니다. 그리고, 즉시 사용 가능한 CMOS IC를 소개하고 필요한 의사 난수 잡음과 이진 수열을 생성하는 데 사용하는 방법을 안내합니다.

'좋은' 잡음의 역할

불규칙 백색 잡음은 주파수 영역에서 평탄한 스펙트럼을 보입니다. 백색 잡음 소스에 의해 자극된 증폭기 또는 필터의 평균 출력 진폭 스펙트럼은 해당 장치의 진폭 주파수 응답을 제공합니다.

통신에서 CDMA 송신기의 데이터 스트림은 의사 난수 이진 수열(PRBS)에 의해 크게 증가합니다. 그런 다음 여러 다른 신호처럼 RF 채널을 통해 전송될 수 있습니다. 수신기 끝에서 동일한 PRBS의 복합 신호와 연계하면 전파 방해가 거의 또는 전혀 없이 원래의 데이터 스트림을 추출하게 됩니다. 이러한 불규칙 신호가 굉장히 유용하기 때문에 필요한 때 불규칙 신호를 생성할 수 있는 것이 매우 중요합니다.

PRBS 생성

PRBS는 일련의 디지털 1 및 0으로 구성된 주기적이고 결정론적 신호입니다. 1 또는 0 레벨의 지속 시간은 PRBS 생성기 클록 주기의 배수입니다. 1과 0의 패턴은 생성기의 패턴 반복 주기 내에서 불규칙하게 나타납니다(그림 1).

그림 1: PRBS7 신호는 주기가 2⁷ – 1 또는 127비트인 7비트 길이의 PRBS 테스트 신호입니다. 이 신호는 1MHz에서 클록되며 오실로스코프 커서로 표시된 바와 같이 127밀리초의 주기성을 보입니다. (이미지 출처: DigiKey)

그림 1의 신호는 각 패턴 주기 내에 127비트가 포함된 7단계의 생성기로 생성된 PRBS7 테스트 신호입니다. 각 주기 내의 비트 패턴은 불규칙하지만 전체 수열은 127 클록 주기마다 동일하게 반복됩니다.

이러한 테스트 신호는 소프트웨어 또는 하드웨어에서 생성될 수 있습니다. 테스트를 위한 하드웨어 구현의 장점은 테스트 중인 장치를 구동하기 위해 신호를 외부에서 사용할 수 있다는 점입니다.

선형 피드백 시프트 레지스터

PRBS 하드웨어는 선형 피드백 시프트 레지스터(LFSR)를 통해 구현됩니다. 일부 시프트 레지스터는 차후 단계에서 다시 배타적 OR/NOR 게이트를 이용하는 입력으로 되돌아가는 피드백과 함께 연속으로 배열됩니다. 사용된 시프트 레지스터의 수가 패턴의 길이나 지속 시간을 결정합니다(그림 2).

그림 2: 배타적 OR 및 배타적 NOR 피드백 논리로 구현된 4비트 LFSR의 예 피드백 탭은 데이터 상태의 수열을 결정합니다. (이미지 출처: DigiKey)

수많은 피드백 구성이 가능하지만 거의 모든 디자인은 최대 길이의 수열을 생성하는 탭을 이용하므로 총 상태 수는 (2^N-1)입니다(N은 시프트 레지스터의 단계 수). 표 1은 2~32까지의 LFSR 길이에 대한 최대 길이 수열 탭에 대한 요약입니다. 이 탭은 배타적이지 않습니다. 모든 시프트 레지스터 길이에 대해 하나 이상의 최대 길이 다항식이 존재할 수 있습니다.

표 1: 2~32까지의 LFSR 길이에 대한 최대 길이 수열 탭 요약 (이미지 출처: DigiKey)

예에서는 PRBS15 테스트 수열로 알려진 32,767비트 길이의 무작위 수열을 생성하는 15단계 LFSR을 이용합니다. 단계 수가 더 많은 LFSR을 사용함으로써 더 긴 수열을 달성할 수 있습니다. PRBS 테스트 수열의 사용 한계는 테스트 기간 동안입니다. 500kHz에서 클록된 15비트 수열은 65밀리초(ms)가 걸립니다. 31비트 수열은 4,295초 또는 약 72분이 걸립니다.

그림 2의 예에서는 개별 상태 15개로 데이터 패턴을 생성하기 위해 시프트 레지스터 4개를 이용합니다. 두 구성에는 모두 단일 금지 상태가 있음에 유의해야 합니다. 배타적 OR 피드백 모델의 경우 일단 로딩된 시프트 레지스터가 0의 상태에서 잠긴 채로 유지되므로 모든 0의 상태는 사용되지 않습니다. 마찬가지로 배타적 NOR 구현에서는 모든 1의 상태가 금지됩니다. 표 2 및 3에서는 3단계 및 4단계의 피드백 탭을 이용하는 4비트 LFSR에 대한 두 구성의 데이터 패턴을 보여줍니다.

표 2 및 3: 그림 1에 나타난 OR 또는 NOR 구성의 데이터 패턴 (이미지 출처: DigiKey)

두 구현은 알려진 상태, 즉 OR 경우 모두 1, NOR의 경우 모두 0에서 시작합니다. 이러한 4비트의 최대 LFSR은 표에서 볼 수 있듯이 가능한 15가지(2^N-1) 상태를 제공합니다.

출력 데이터 패턴은 15클록 후에 반복되므로 주기적입니다. 주어진 구성과 알려진 시작 상태에 대한 출력은 예측할 수 있으므로 패턴도 결정론적입니다. 하지만 15 카운트 주기 내에서는 출력 패턴이 무작위입니다.

의사 난수 이진 수열 생성기 설계

그림 3에서 Texas Instruments CD4015BM96 듀얼 쿼드 정적 시프트 레지스터 및 CD4030BM96 쿼드 XOR 게이트를 이용하는 LFSR 구현을 토대로 한 저비용의 실용적인 PRBS 생성기 설계를 볼 수 있습니다.

그림 3: Texas Instruments CD4015BM96 듀얼 쿼드 정적 시프트 레지스터 및 CD4030BM96 쿼드 XOR 게이트를 이용하는 PRBS15 생성기의 단순화된 회로도 (이미지 출처: DigiKey)

이 생성기는 14번째와15번째에피드백 탭을 갖춘 D 유형 플립플롭(IC당 8개) 16개를 이용해 PRBS15 데이터 패턴을 생성합니다. XOR 게이트를 통해 피드백 연결이 이루어지며 그런 다음 XNOR 구성 LFSR을 형성하기 위해 전도됩니다. 이 데이터 패턴의 길이는 32,767비트이며 이는 500kHz 클록 속도에서 약 65밀리초에 해당하는 기간입니다. 피드백 탭을 적절하게 변경할 경우 이용하는 시프트 레지스터가 길수록 더 긴 패턴을 달성할 수 있습니다. 설계를 31비트 패턴으로 확장하면 20억 이상의 상태로 패턴 기간이 늘어납니다(500kHz 클록 주파수에서 약 72분).

생성기는 CD4093BM96 슈미트 트리거 NAND 게이트(IC5) 및 단순 RC 네트워크를 이용해 전력을 공급하면 모두 0의 상태로 초기화됩니다. 거의 500kHz로 작동하는 단순 CMOS 발진기에서 클록을 제공합니다. 디지털 출력은 임의의 시프트 레지스터 Q 출력에서 가져올 수 있습니다. 이 경우에 Q₁₄가 사용됩니다.

생성기의 출력은 출력의 고속 프리에 변환(FFT)과 함께 오실로스코프에 표시됩니다(그림 4).

그림 4: 생성기 출력(상단 트레이스)은 중간 트레이스에서 수평으로 확장되어 상세한 구조를 볼 수 있습니다. 생성기 출력(하단 트레이스)의 FFT는 스펙트럼이 클록 속도의 1/10아래로 평탄함을 보여줍니다. (이미지 출처: DigiKey)

디지털 잡음의 FFT는 여러 클록 주파수에서 값이 0인 펄스 파형의 예상 sin(x)/x 응답을 보여줍니다. 스펙트럼은 클록 주파수의 약 10%까지 매우 평탄합니다. 이는 저역 통과 필터링을 이용한 디지털 출력에서 백색 잡음을 추출하기 위한 핵심 요소입니다.

백색 잡음 생성기

백색 잡음은 주파수 범위 전반에 걸쳐 평탄한 스펙트럼을 보입니다. 전력 스펙트럼의 밀도와 장치 대역폭당 전력은 잡음 대역폭 전반에 걸쳐 일관됩니다. 디지털 잡음 출력을 필터링하면 PRBS 생성기가 백색 잡음을 생성합니다.

아날로그 필터를 사용할 수 있지만 특정 클록 주파수에 사용이 제한될 수 있습니다. 유한 임펄스 응답(FIR) 저역 통과 디지털 필터를 사용함으로써 필터 차단이 클록 주파수의 모든 변경 사항을 추적하게 됩니다. 또한 FIR 필터는 아날로그 필터에서 매우 큰 커패시터가 요구되는 매우 낮은 차단 주파수를 제공합니다. FIR 필터는 시프트 레지스터 출력의 가중 합계를 결합합니다. 주파수 도메인에서 직사각형의 저역 통과 필터 응답을 생성하는 데 필요한 가중치는 시간 도메인의 sin(x)/x입니다(그림 5).

그림 5: 생성기의 출력 단계는 FIR 저역 통과 필터를 구현하기 위해 시프트 레지스터 출력에서 sin(x)/x 가중치가 적용된 샘플을 사용합니다. sin(x)/x 가중치에는 음의 항이 필요하므로 가중치가 적용된 양 및 음의 구성 요소를 모두 합산하는 데에는 차동 증폭기가 사용됩니다. (이미지 출처: DigiKey)

가중치가 적용된 시프트 레지스터 출력은 LM324KDR 쿼드 연산 증폭기의 3개 섹션을 이용해 구축된 차동 증폭기에서 합산됩니다. 상부 저항기 뱅크는 sin(x)/x 가중치의 음의 구성 요소를 나타냅니다. 하부 저항기 뱅크는 양의 값을 나타냅니다. 출력 Q₃ 및 Q₁₂는 sin(x)/x 함수의 제로 크로싱 포인트를 나타내므로 연결되지 않습니다. 결과로 나타난 백색 잡음 출력에서는 고전적인 가우스의 확률밀도함수(PDF)가 나타납니다(그림 6).

그림 6: 아날로그 백색 잡음 출력(상위에서 세 번째 트레이스)과 PRBS 디지털 잡음(최상위 2개 트레이스) 이미지 하단 트레이스의 백색 잡음 히스토그램은 전형적인 종 모양의 일반 또는 가우스 PDF를 나타냅니다. (이미지 출처: DigiKey)

백색 잡음 신호는 맨 위에서 세 번째입니다. 아래는 예상되는 일반 또는 가우스 확률 분포를 나타내는 잡음의 히스토그램입니다. 백색 잡음은 클록 주파수의 5% 또는 25kHz로 대역 제한되며 이는 오디오 주파수 테스트에 적합합니다.

결론

확인된 바와 같이 즉시 사용 가능한 CMOS IC는 의사 난수 이진 수열은 물론 통신 및 테스트 목적의 아날로그 백색 잡음을 생성하는 데에도 사용될 수 있습니다. 사용되는 부품의 BOM은 비용이 저렴하므로 학술 연구, 애호가, 예산이 한정된 엔지니어 및 기술자에게 이상적인 솔루션입니다.