가산 지터가 매우 낮은 차동 클록 버퍼를 활용하여 정밀한 타이밍 아키텍처 구현

최신 무선, 고속 디지털, 산업용 및 임베디드 시스템은 정밀 시스템 클록에 의존하지만, 타이밍 아키텍처가 점점 더 복잡해짐에 따라 지터의 축적 없이 깨끗한 신호를 분배하기가 어려워지고 있습니다. 지터로 인한 부정적인 영향은 무선 주파수(RF) 위상 잡음이 증가하고, 인터페이스의 타이밍 마진이 좁아지며, 측정 및 제어 정확도가 떨어진다는 것입니다.

클록 트리가 발전하면서 더 고수준의 팬아웃 요구 사항과 다양한 입출력 형식 요구 사항을 가진 더 복잡한 응용 제품을 지원하게 됨에 따라, 설계자는 필요한 타이밍 정밀도를 유지할 수 있는 더 다양한 기능을 갖춘 분배 부품을 필요로 합니다.

이 기사에서는 정밀한 타이밍 분배 아키텍처를 개발하는 설계자가 직면한 과제에 대해 설명합니다. 그런 다음 Skyworks Solutions의 차동 클록 버퍼를 소개하면서, 이를 활용하여 그러한 과제를 해결하는 방법을 알려줍니다.

신중한 설계로 클록 트리 문제를 해결하는 방법

시스템 설계는 다양한 응용 분야에서 더욱 복잡해져 가고 있으며, 이에 따라 설계자는 성능 저하나 비용 추가 없이 대규모 회로 네트워크에 정밀한 레퍼런스 클록 신호를 정확하게 전달하는 데 더 큰 어려움을 겪고 있습니다. 예를 들어 엔터프라이즈급 네트워킹 및 데이터 센터 응용 제품에서, 강력한 클록 분배 트리는 스위치 패브릭, 다중 도메인 동기화, 하위 시스템 간 클록 변환을 지원해야 합니다. PCI Express와 같이 처리량이 많은 상호 연결 장치를 사용하는 컴퓨터 시스템에서, 안정적인 성능은 협소한 타이밍 마진을 준수하는 데 달려 있습니다. 산업용 및 임베디드 시스템에서, 정확한 클록 신호는 정밀 데이터 수집 및 제어 루프에 매우 중요합니다.

이러한 각 응용 제품에서, 클록 버퍼는 클록 트리 전체에 레퍼런스 클록을 전파하는 데 핵심적인 역할을 수행합니다. 그러한 과정에서 클록 버퍼는 여러 신호 형식과 전압 도메인에서 작동해야 하며, 클록 트리의 각 단계에서 클록 버퍼가 기여하는 증분 지터인 가산 지터를 최소화할 수 있어야 합니다. 가산 지터는 슬루율, 출력 형식, 전원 공급 장치 전압, 클록 버퍼의 성능 특성 등의 요인에 의해 영향을 받습니다.

슬루율: 이상적인 클록 버퍼는 일정한 전압 임계값에서 스위칭하지만, 실제 장치의 스위칭 임계값은 특정 범위 내에서 달라질 수 있습니다(그림 1). 입력 슬루율이 느릴수록 버퍼가 전환되기 전에 신호가 실제 임계값에 도달하는 시간이 길어지므로, 출력에 추가적인 지터가 발생하게 됩니다.

그림 1: 입력 슬루율은 신호가 버퍼의 스위칭 임계값 영역 내에 머무는 시간에 영향을 미쳐 가산 지터에 영향을 줍니다(이미지 출처: Skyworks).

출력 형식: 논리 제품군마다 전압 스윙, 에지 속도, 종단 동작이 다른 신호를 구동하기 때문에, 다양한 수준의 가산 지터가 나타납니다. 스윙이 작거나 에지가 느린 저전압 차동 신호(LVDS) 형식을 사용하는 논리 제품군에 비해, 스윙이 크고 에지가 빠른 저전압 양극 방출기 결합형 논리(LVPECL)와 같은 논리 제품군은 수신기의 임계값 영역을 더 빨리 통과합니다. 이를 통해, 전환 중의 소음이나 공급 조건의 미세한 변화에 대한 민감도를 줄일 수 있습니다. 종단 유형과 구동기 토폴로지 또한 부하 상태에서 신호가 얼마나 균일하게 전환되는지에 영향을 미치며, 이는 논리 제품군 간 지터 동작의 차이에 영향을 미칩니다.

공급 전압: 공급 전압은 가산 지터에 영향을 미칩니다. 이는 전력 레일의 변화가 버퍼 회로의 내부 스위칭 임계값을 바꾸고, 장치가 입력 클록을 재생성할 때 유효 에지 타이밍을 일시적으로 변경시킬 수 있기 때문입니다. 공급 잡음이 이러한 임계값을 조금이라도 변조하면, 클록 에지가 의도한 것보다 더 빨리 또는 더 늦게 임계값을 초과하여 추가적인 타이밍 불확실성이 발생할 수 있습니다. 물론, 이러한 효과는 신호가 스위칭 임계값을 약간만 초과하는 느린 입력 에지 또는 더 작은 전압 스윙을 생성하는 논리 제품군에서 더 두드러집니다.

클록 버퍼 성능 특성: 클록 버퍼의 특성은 클록 트리 전체에서 가산 지터에 영향을 미치는 요소들을 얼마나 효과적으로 관리할 수 있는지를 결정하게 됩니다.

차동 클록 버퍼로 타이밍 정확도를 높이는 방법

시스템 요구 사항이 엄격해짐에 따라 Skyworks의 SKY535xx 클록 버퍼는 정밀 타이밍 아키텍처에 필요한 초저 가산 지터와 다양한 논리 제품군에 대한 지원을 모두 제공합니다. 성능과 유연성은 PCIe Express Gen1부터 Gen7 시스템, 고속 네트워킹, 타이밍이 중요한 산업용 및 임베디드 시스템, 클록 도메인 형식 변환, 타이밍에 민감한 무선 및 계측 응용 제품의 동기화 등을 포함하여 광범위한 사용 사례에서의 요구 사항을 충족합니다.

이 장치의 유연한 입력 스테이지에는 두 개의 범용 모든 형식 입력(CLK0, CLK1)과 하나의 수정 입력(XA)을 지원하는 3:1 멀티플렉서가 있습니다. 이 장치의 출력 스테이지에는 두 개의 클록 출력 뱅크(뱅크 A와 뱅크 B)가 포함되어 있으며, SKY53510에서는 총 10개, SKY53580에서는 8개, SKY53540에서는 4개의 차동 출력을 지원합니다.

또한 SKY535xx 장치는 코어 논리(VDD), 레퍼런스 출력(REFOUT) 클록 구동기(VDDOC) 및 각 출력 뱅크(VDDOA, VDDOB)를 위한 별도의 공급 핀을 제공합니다(그림 2). 또한 저드롭아웃(LDO) 조정기를 통합하므로, 높은 전원 공급 제거율을 유지하면서 낮은 지터 작동을 지원하는 데 필요한 외부 부품 수를 줄여 설계를 간소화합니다.

그림 2: SKY535xx 장치는 3:1 입력 멀티플렉서 및 2개의 독립 출력 뱅크 등 복잡한 클록 트리 구성을 지원하므로, 여러 형식과 전압에 걸쳐 낮은 지터 클록 분배가 달성됩니다(이미지 출처: Skyworks).

다양한 논리 제품군 및 공급 레일에서의 유연성을 지원하기 위해, SKY535xx 제품군의 두 범용 입력은 CLK0 및 CLK1에서 널리 사용되는 광범위한 클록 형식 및 전압 범위를 수용합니다. 이러한 형식에는 1.8V, 2.5V 또는 3.3V에서 LVPECL, LVDS, 스케일드 LVDS(S-LVDS), 고속 전류 스티어링 논리(HCSL), 전류 모드 논리(CML), 스텁 직렬 종단 논리(SSTL), 고속 트랜시버 논리(HSTL), AC 결합 저전압 CMOS(LVCMOS)가 있습니다.

전용 1.8V, 2.5V 또는 3.3V 소스에서 독립적으로 작동하도록 설계된 SKY535xx 장치의 두 출력 뱅크는 각각 출력 뱅크 A 및 뱅크 B에 대한 SFOUTA 및 SFOUTB 출력 신호 형식 제어 핀을 사용하여 LVPECL, LVDS, S-LVDS, HCSL 또는 3상태(Hi-Z) 출력을 생성하도록 프로그래밍할 수 있습니다(그림 3).

그림 3: 전용 출력 신호 형식 제어 핀(SFOUTx)을 사용하면 SKY535xx 장치의 두 출력 뱅크 각각에 대한 출력 신호 형식을 독립적으로 선택할 수 있습니다(이미지 출처: Skyworks).

고성능 클록 분배를 위해 제작된 SKY535xx 장치는 LVPECL의 경우 직류(DC) ~ 3.1GHz, LVDS의 경우 DC ~ 3GHz, HCSL의 경우 DC ~ 800MHz 등 각 출력 형식에서 고주파수 작동을 지원합니다. 그와 동시에, 모든 형식에서 매우 낮은 가산 지터를 나타냅니다. 예를 들어, 이러한 장치는 12kHz ~ 20MHz의 통합 대역폭으로 측정된 LVPECL 형식의 156.25MHz 클록에 대해 35fs(일반) 및 47fs(최대)의 가산 지터를 나타냅니다(그림 4). 다른 출력 형식에서도 비슷한 성능을 보여주며, 주파수가 낮아질 수록 지터가 약간만 증가합니다.

그림 4: SKY535xx 장치는 출력 논리 형식 전반에 걸쳐 매우 낮은 가산 지터를 나타내며, 주파수가 낮아져도 지터가 약간만 증가합니다(이미지 출처: Skyworks).

Skyworks의 SKY535xx 장치는 우수한 성능과 유연성을 모두 제공하므로, 지터 성능의 저하 없이 여러 클록 도메인, 신호 표준 및 전압 레벨이 공존해야 하는 복잡한 타이밍 아키텍처를 지원하는 데 특히 효율적입니다. 확장 가능한 팬아웃을 활용하면, 가산 지터 또는 타이밍 불확실성을 유발하고 설계 비용과 복잡성을 증가시킬 수 있는 추가 장치가 없어도 클록 트리의 확장이 지원됩니다. 또한 다양한 출력 형식과 레벨을 지원하므로 단일 SKY535xx 장치로 이기종 엔드 포인트에 서비스를 제공할 수 있어, 설계가 간소화되고 필요한 버퍼 장치 수가 줄어듭니다.

확장된 분배 네트워크에서 깨끗한 클록 신호를 보장하기 위해, SKY535xx 제품군의 REFOUT 구동기는 동기식 출력 가능 레퍼런스(OE_REF) 샘플링을 통합하여 REFOUT이 정의된 클록의 경계에서만 스위칭을 시작하도록 보장합니다. 이 기능은 잘못된 에지 감지 또는 스퓨리어스 전환으로 인해 다운스트림 논리에서 모호하거나 불완전한 전환을 야기시킬 수 있는 잘못된 펄스를 방지하여, 다운스트림 타이밍 동작을 안정화하는 데 도움이 됩니다.

초저지터 클록 분배 솔루션 구현

정격 가산 지터 성능을 달성하기 위해, Skyworks는 이러한 장치를 차동 슬루율 3.0V/ns, 단일 종단 형식의 경우 1.0V/ns로 작동할 것을 권장합니다. 앞서 언급했듯이, 클록 버퍼를 사용하면 슬루율이 낮아질수록 가산 지터가 증가할 수 있습니다. 그러나 설계자가 이러한 장치를 사용하면, 통합 XA 수정 입력을 사용하여 더 낮은 주파수 또는 더 낮은 진폭에서 작동하는 클록 분배 설계에서 가산 지터를 줄여 슬루율을 낮출 수 있습니다. 단일 종단 사인파로 CLK0 또는 XA 입력을 구동할 때 발생하는 가산 지터를 비교하면, XA 수정 입력이 지터를 줄일 수 있음을 알 수 있습니다(그림 5).

그림 5: 낮은 주파수 및 입력 진폭에서, 단일 종단 사인파로 XA 입력을 구동하면 동일한 신호로 CLK0 또는 CLK1 입력을 구동하는 것보다 낮은 가산 지터를 달성할 수 있습니다(이미지 출처: Skyworks).

앞서 언급했듯이 슬루율은 클록 트리의 지터에 영향을 미치는 다양한 요인 중 하나에 불과합니다. 따라서, 복잡한 클록 분배 솔루션을 성공적으로 구현하려면 제안된 구성과 성능 측정에 대한 신중한 평가가 필요합니다.

이를 위해, Skyworks의 SKY53510-EVB 평가 기판은 장치 성능의 특성을 평가하고 구현 사례를 검증하기 위한 평가 플랫폼이자 참조 설계로서의 역할을 합니다. 사용하기 쉽도록 설계된 이 기판은 소프트웨어 설정이 필요하지 않으며, 대신 온보드 10출력 SKY53510을 구성하기 위한 여러 점퍼와 스위치를 제공합니다(그림 6).

그림 6: SKY53510-EVB 평가 기판은 점퍼 및 스위치 세트를 통해 SKY53510 클록 버퍼의 핀에 완벽하게 액세스할 수 있으므로, 다양한 클록 버퍼 작동 구성에 대한 평가를 간소화합니다(이미지 출처: Skyworks).

설계자는 벽면 전력 어댑터, USB 케이블 또는 외부 5V_DC 소스를 연결하여 기판에 전력을 공급합니다. 별도의 점퍼는 1.8V, 2.5V 또는 3.3V 작동을 위해 VDD, VDDOA, VDDOB 및 VDDOC를 독립적으로 구성하고, 4개의 전용 온보드 LDO를 사용하거나 LDO를 우회하는 외부 전원을 사용할 수 있도록 합니다. 장치의 CLK0 및 CLK1은 차동 또는 단일 종단 클록을 지원하는 초소형 버전 A(SMA) 커넥터를 통해 액세스할 수 있습니다.

또는 설계자는 온보드 54MHz 수정 또는 외부 클록을 사용하여 SKY53510의 XA 입력을 구동할 수 있습니다. 출력 뱅크 A와 뱅크 B는 각각 DIP 스위치를 사용하여 LVPECL, LVDS, S-LVDS, HCSL 또는 Hi-Z에 대해 독립적으로 구성할 수 있으며, 각 뱅크에는 레벨 변환 및 혼합 형식 클록 분배를 지원하기 위해 선택 가능한 공급 전압이 포함되어 있습니다.

설계자는 기판의 구성 가능한 입력 섹션을 통해 CLK0 및 CLK1의 차동 입력 동작과 XA의 수정 기반 구동을 비교하고, 다양한 논리 제품군에 대한 적절한 AC 및 DC 종단의 영향을 평가하며, 입력 슬루율이 가산 지터에 어떤 영향을 미치는지 평가할 수 있습니다. 또한 이 기판에는 LVPECL, LVDS, S-LVDS 및 HCSL 출력을 위한 참조 종단 네트워크가 포함되어 있어, 에지 품질을 보존하고 생산 레이아웃에서 지터를 최소화하는 실제적인 예를 제공합니다.

이 기판은 입력 및 출력 경로와 길이와 트레이스 지오메트리가 정확히 일치하는 CAL_IN 및 CAL_OUT 보정 트레이스를 갖추고 있어, 다중 도메인 클록 분배 성능의 기반이 되는 전파 지연 및 출력 대 출력 스큐 파라미터를 정확하게 측정할 수 있습니다.

결론

설계자가 고성능 응용 제품에서 요구되는 타이밍 아키텍처를 구현할 때, 여러 도메인과 신호 형식에 걸쳐 깨끗한 레퍼런스 클록을 배포하는 데 점점 더 많은 어려움을 겪고 있습니다. Skyworks SKY535xx 차동 클록 버퍼는 매우 낮은 가산 지터와 유연한 입력 및 출력 옵션을 통해 이러한 과제를 해결합니다.