전력 밀도 및 신뢰성 향상을 위한 고급 MOSFET 공정 사용

DC/DC 컨버터, 모터 제어, 부하 스위칭, 데이터 센터 및 통신 장비와 같은 응용 분야를 위한 전원 공급 장치 설계자는 전력 밀도를 높이기 위해 설계의 실장 면적을 줄여야 하는 과제를 지속적으로 안고 있습니다. 그러나 전력 밀도가 높을수록 작동 온도를 범위 내로 유지하고 안정성을 지원하기 위해 열 방출을 최소화하는 소자가 필요합니다. 이를 달성하려면 더 작을 뿐만 아니라 손실도 적어 더 높은 효율로 작동할 수 있는 능동 스위칭 소자가 필요합니다.

적합한 스위칭 소자를 선택할 때 설계자는 크기, 온스테이트 저항, 항복 전압, 스위칭 속도 및 역회복 전하와 같은 특성을 신중하게 고려해야 합니다.

이 기사에서는 관련 응용 분야에서 사용되는 전원 공급 장치의 설계 요구 사항에 대한 간략한 개요를 제공합니다. 그런 다음 Toshiba의 고급 MOSFET 공정 기술을 소개하고 이 기술을 기반으로 하는 소자가 이러한 요구 사항을 어떻게 충족할 수 있는지 보여줍니다.

전원 공급 장치에 대한 설계 요구 사항의 진화 과정

전자 장치는 통신, 자동차, 사물 인터넷(IoT), 산업용 IoT(IIoT), 웨어러블 등 다양한 응용 분야에서 점점 더 소형화되고 있습니다. 이러한 시스템의 설계자는 더 작은 크기와 더 높은 전력 밀도를 갖춘 스위치 모드 전원 공급 장치(SMPS)를 필요로 합니다. 이렇게 높은 전력 밀도를 달성하려면 더 작고 효율적인 부품이 필요하며, 이를 통해 내부 작동 온도를 낮추고 높은 설계 신뢰성을 지원할 수 있습니다.

SMPS에서 가장 일반적인 능동 부품은 1차측 또는 고전압 측과 저전압 2차측 회로 모두에 사용되는 MOSFET 스위치입니다(그림 1).

그림 1: 2차측 회로에서 저전압 MOSFET을 동기 정류기로 사용하고, 1차측에서 고전압 MOSFET을 풀브리지 스위치 스테이지로 사용하는 SMPS(이미지 출처: Toshiba Semiconductor and Storage)

SMPS의 1차측은 일반적으로 고전압에서 작동합니다. 예를 들어, 전력선으로 구동되는 공급 장치에서는 1차측 MOSFET이 라인 전압을 정류합니다. 2차측은 일반적으로 더 낮은 전압에서 작동하며, 이는 저전압 MOSFET을 위한 응용 분야 영역입니다.

고효율 및 저손실

전원 공급 장치의 높은 효율성은 전력 손실을 최소화하여 달성할 수 있습니다. 능동 반도체 소자와 관련된 손실에는 전도, 스위칭, 바디 다이오드 손실이 포함됩니다. 이러한 손실은 소자의 작동 주기 내 다양한 시점에서 발생합니다(그림 2).

그림 2: MOSFET 스위치의 작동 주기(왼쪽)에는 ON, OFF 및 전환 간격(오른쪽)이 있으며 각각 고유한 전력 손실 원인이 있습니다(이미지 출처: Toshiba Semiconductor and Storage).

SMPS의 MOSFET은 ON 또는 OFF의 두 가지 상태 중 하나로 작동합니다. 이 소자의 상태는 게이트-소스 전압(_VGS)에 따라 변경됩니다. 소자가 ON 상태이면 드레인-소스 전압(V_DS)은 낮게 유지됩니다. ON 상태에서, 소자를 통과하는 드레인-소스 전류(I_DS)는 부하 임피던스 및 온스테이트 드레인-소스 저항(R_DS(ON))에 따라 결정됩니다. 유도성 부하의 경우, 인덕터의 자기장을 충전하는 동안 전류가 선형으로 증가합니다. ON 상태인 동안, 채널 저항을 통과하는 전류는 I_DS와 R_DS(ON)의 제곱에 비례하는 전도 손실을 생성합니다. 소자가 OFF 상태이면 V_DS는 높은 수준이며, I_DS는 소자의 누설 전류를 나타냅니다. 이 누설 전류에 따라 OFF 상태의 전도 손실이 결정됩니다.

소자의 상태가 전환되는 중에는 전압과 전류가 모두 0이 아니며 전압, 전류, 스위칭 주파수에 비례하여 소자에서 전력이 소모됩니다. 이것이 바로 스위칭 손실입니다.

회복 손실은 전도성 상태에서 비전도성 상태로 전환될 때 MOSFET의 바디 다이오드가 역회복되어 발생합니다. 이 시간 동안 PN 접합의 잔류 전하를 제거해야 하므로 결과적으로 역회복 전류 스파이크와 그에 따른 전력 손실이 발생합니다. 손실은 소자의 역회복 충전량(_Qrr)에 비례하며 이에 따라 역회복 시간이 결정됩니다.

소자의 총 전력 손실은 이러한 모든 성분의 합입니다.

트렌치 구조로 보다 콤팩트한 소자를 구현하는 방법

MOSFET의 물리적 구조는 소자의 크기와 치수에 영향을 미칩니다. 트렌치 MOSFET 구조(그림 3)는 가장 콤팩트한 구조로, R_DS(ON)을 줄임과 동시에 가장 높은 채널 밀도를 제공합니다.

그림 3: 트렌치 MOSFET 구조는 수직으로 전류가 흐르기 때문에 실장 면적이 더 작습니다(이미지 출처: Toshiba Semiconductor and Storage).

기존의 평면 MOSFET은 수평적 전류 흐름을 사용하지만, 트렌치-게이트 공정은 U자 모양의 수직 게이트 채널을 형성합니다. 이러한 수직적 흐름은 소자의 설치 공간을 줄여 각 웨이퍼에 더 많은 소자를 만들 수 있습니다. 이 구조는 또한 R_DS(ON)을 줄여줍니다. 게다가 레이아웃 밀도가 높을수록 여러 소자를 병렬로 연결할 수 있어 온스테이트 저항이 더욱 감소합니다. 크기가 감소하면 전극 간 정전 용량도 줄어들어 더 빠른 스위칭과 더 높은 주파수에서의 작동이 가능합니다.

스위칭 손실은 전환 영역의 지속 시간에도 영향을 받습니다. 지속 시간은 소자의 기생 정전 용량에 의해 결정되며, MOSFET의 상태가 변경되기 전에 전하가 이동해야 합니다. 총 게이트 전하(_Qg)는 게이트 전위를 지정된 전압으로 변경하는 데 필요한 전하의 양입니다. 스위칭 손실을 낮추려면 Q_g를 줄여 스위칭 시간을 단축해야 합니다. R_DS(ON)과 Q_g의 곱은 MOSFET의 일반적인 성능 지수이며, R_DS(ON)에 비례하는 전도 손실과 Q_g에 반비례하는 스위칭 손실을 통합하여 소자의 효율성을 나타냅니다. R_DS(ON) * Q_g의 값이 낮을수록 성능이 더 뛰어남을 나타냅니다.

스위칭 손실에는 바디 다이오드의 역회복 손실 항이 포함되므로, R_DS(ON)과 Q_rr의 곱은 전도 손실 및 스위칭 손실의 개별적인 영향을 이해하는 데 도움이 됩니다. R_DS(ON)과 Q_rr의 곱은 관례적인 성능 지수는 아니지만 MOSFET의 총 전력 손실을 이해할 수 있는 또 다른 관점을 제공합니다.

Toshiba의 U-MOS 11-H MOSFET

개선된 트렌치 구조를 기반으로 한 Toshiba의 U-MOS11-H 공정은, 더 낮은 R_DS(ON)을 통해 전도 손실을 줄이고, 더 낮은 Q_g 및 Q_rr로 전체 스위칭 특성을 향상시켜 SMPS, 모터 구동기, 서버 전원 공급 장치 등과 같은 저전압 고효율 응용 분야에 적합한 MOSFET 제품을 제공합니다.

Toshiba TPH2R70AR5-LQ MOSFET은 100V 정격이며 U-MOS11-H 공정의 개선 사항을 보여주는 대표적인 사례입니다. 이전 공정의 동급 소자와 비교했을 때, TPH2R70AR5는 약 8% 낮은 R_DS(ON) 및 37% 낮은 Q_g를 제공합니다. 결과로 생성되는 R_DS(ON) * Q_g 성능 지수는 42% 낮습니다.

반도체 내에 이온 빔 유도 결함을 형성해 스위칭 속도를 높이고 Q_rr을 줄이는 수명 제어 기술을 적용함으로써, 역회복 손실이 최소화되었습니다. Q_rr은 38% 개선되었으며 R_DS(ON) * Q_rr은 43% 감소했습니다. 이러한 낮은 성능 지수는 전력 손실이 적고 효율 및 전력 밀도가 높다는 것을 의미합니다.

TPH2R70AR5-LQ는 최대 100V의 드레인-소스 전압, 주변 환경에서 최대 22A의 드레인 전류, 냉각 시 최대 190A(케이스 온도 +25°C)의 드레인 전류를 처리할 수 있습니다.

R_DS(ON)은 드레인 전류 50A, 게이트 구동 전압 10V에서 최악의 경우 2.7mΩ입니다. 게이트 구동 신호 전압 8V인 경우에는 최악의 경우 3.6mΩ입니다. Q_g는 게이트 구동 전압이 10V일 때 통상적으로 52nC이고, Q_rr은 55nC입니다.

TPH2R70AR5-LQ는 5.15mm × 6.1mm × 1mm 크기의 표면 실장형 SOP Advance(N) 패키지(그림 4)로 제공되며, 업계 표준과의 우수한 실장 호환성을 갖추고 있습니다.

그림 4: SOP Advance(N) 패키지(왼쪽)와 TPH2R70AR5-LQ의 내부 회로 연결(오른쪽)(이미지 출처: Toshiba Semiconductor and Storage)

이 패키지 크기는 MOSFET의 100V(최대) V_DS 정격과 일치합니다. 저전압 소자는 간격 요구 사항이 감소하므로 패키지 크기가 더 작아집니다.

Toshiba는 설계자가 회로 기능을 빠르게 검증할 수 있도록 지원하기 위해, 고속 G0 SPICE 등급 모델을 제공합니다. 또한 과도 분석이 포함된, 보다 정밀한 G2 SPICE 등급 모델을 사용할 수도 있습니다.

결론

Toshiba TPH2R70AR5-LQ는 SMPS의 2차측에 사용하도록 특별히 설계된 저전압 MOSFET입니다. 이 소자는 전력 손실을 줄이고 트랜지스터의 스위칭 특성을 향상하는 새로운 셀 구조를 사용하여, 최신 응용 분야를 위해 높은 전력 밀도와 신뢰성을 가진 전력 장치를 설계할 수 있습니다.