데이터 획득 신호 체인 시뮬레이션으로 부품 선택 및 테스트 간소화

과거에는 데이터 획득 시스템을 설계한다는 것이 수많은 규격서에서 적절한 부품 조합을 찾고 대충 꿰맞춘 프로토타입 문제를 해결하는 것으로 이해되었습니다. 이제, 설계자는 센서, 아날로그 신호 조정 블록, 아날로그-디지털 컨버터(ADC), 디지털 필터와 같은 부품 모델을 가상 신호 체인에 끌어서 놓을 수 있는 디지털 설계 도구를 통해 시간 및 시행 착오를 줄일 수 있습니다. 이 소프트웨어는 가상 체인의 출력을 시뮬레이션하여 설계자가 자신이 선택된 부품이 신호 대 잡음비(SNR), 이득 및 오프셋 오차, 전력과 같은 결과에 어떻게 영향을 주는지 확인할 수 있도록 합니다.

Analog Devices, Inc.(ADI)의 디지털 설계 제품군인 Precision Studio에는 설계자가 구축 전에 자신의 데이터 획득 시스템을 시뮬레이션할 수 있도록 하는 모듈 Signal Chain Designer가 포함되어 있습니다. Signal Chain Designer에서 사용자는 센서를 선택하고 모델의 파라미터를 설정한 다음, 신호 체인의 부품을 나타내는 회로 블록을 배치합니다(그림 1).

그림 1: ADI Precision Studio의 Signal Chain Designer를 통해 설계자는 센서를 선택한 후 회로 블록을 체인에 드래그 앤 드롭하여 데이터 획득 부품을 시뮬레이션할 수 있습니다(이미지 출처: Analog Devices, Inc.).

센서 신호가 신뢰할 수 있는 데이터가 되기 위해서는 여러 단계를 거쳐야 하며, 각 단계는 다음 단계를 위한 신호를 준비하는 하나 이상의 전자 또는 집적 회로(IC) 부품으로 구성되어 있습니다. 가장 일반적인 단계로는 아날로그 신호를 증폭하고, 아날로그 신호를 필터링하며, 아날로그 신호를 디지털로 변환한 후, 디지털 신호를 다시 필터링하는 과정이 있습니다.

아날로그 신호 증폭 단계

센서에서 생성되는 아날로그 신호는 데이터 획득 시스템의 최적 입력에 맞지 않는 경우가 많습니다. 아날로그 신호 증폭 단계에는 센서 신호를 데이터 획득 시스템을 위한 효율적인 형식으로 변환할 수 있도록 연산 증폭기, 완전 차동 증폭기, 전압 레퍼런스는 물론, 저항기, 커패시터, 인덕터와 같은 수동 부품이 사용됩니다.

Signal Chain Designer에서 사용자는 아날로그 증폭 단계의 입력 및 출력 유형, 필요한 이득, 올바른 전압 입력을 달성하는 데 필요한 레벨 조정을 지정합니다. 그러면 소프트웨어는 ADI 제품을 사용하여, 지정된 파라미터를 충족하는 회로를 생성하고 회로도를 출력합니다.

예를 들어, 그림 1에서 사용한 센서에 대해(1kHz 기준, 1kΩ 임피던스 및 100pF 정전 용량), 사용자는 2V/V 이득 및 2.5V 레벨 시프트를 지정할 수 있습니다(그림 2).

그림 2: Signal Chain Designer 사용자는 아날로그 신호 증폭 단계의 구성, 이득, 레벨 시프트 및 기타 파라미터를 지정합니다(이미지 출처: Analog Devices, Inc.).

이러한 파라미터를 기반으로 소프트웨어는 ADA4097-2 연산 증폭기를 포함하는 아날로그 신호 증폭 단계의 회로도를 구축합니다(그림 3, 상단). ADA4097-2 제품군의 연산 증폭기는 채널당 32.5µA만 필요로 하고 대신호 전압 이득에 대해 130kHz 이득-대역폭 곱(GBP)을 달성하며, 0.1Hz ~ 10Hz 구간에서 1,000nV 피크-투-피크(_P-P) 잡음과 통상 1/f 잡음 코너(6Hz 기준) 특성을 제공합니다.

이 소프트웨어는 또한 ADI의 LTC6655B-2.5 정밀 밴드갭 전압 레퍼런스와 AD8510 연산 증폭기(그림 3, 하단)를 사용하여 증폭기 단계를 위한 기준 회로를 개발합니다.

그림 3: 사용자 사양을 기반으로 하고 ADI의 적절한 전자 부품을 포함하는 Signal Chain Designer의 아날로그 신호 증폭 단계 회로도(이미지 출처: Analog Devices, Inc.)

LTC6655B-2.5는 0.1Hz ~ 10Hz 대역에서 625nV_P-P(0.25ppm_P-P)의 낮은 잡음, ±0.025% 최대 정확도, 최대 2ppm/°C의 낮은 전압 드리프트를 제공하여, 입력 전압이나 부하 조건이 변해도 신호 전압을 매우 안정적으로 유지합니다. AD8510 접합 전계 효과 트랜지스터(JFET) 연산 증폭기는 일반적으로 1kHz에서 8nV의 스펙트럼 잡음을 가지며, 25pA의 입력 바이어스 전류만 필요로 하고, 500ns 이내에 0.1% 오차 대역으로 정착합니다.

Signal Chain Designer를 사용하면 이 단계에서 신호가 어떻게 조정되는지도 지정할 수 있습니다. 사용자는 완전 차동 증폭기, 계측 증폭기 또는 전류 감지 증폭기를 구성할 수 있습니다.

아날로그 신호 필터링 단계

다음 단계로, 증폭된 아날로그 신호는 증폭으로 유도된 잡음 및 왜곡을 제거하도록 필터링되어야 합니다. 필터는 저항기 및 커패시터 같은 수동 소자를 사용하여 컷오프 주파수 이후 -20dB/decade의 완만한 롤오프를 갖는 1차 필터를 생성할 수 있습니다. 2차 이상의 고차 필터는 대개 더 가파른 롤오프를 얻기 위해 하나 이상의 연산 증폭기를 사용하는 능동 필터 형태로 구현됩니다.

필터 구성에 따라 중심 주파수 f₀보다 높은 주파수(저역통과), f₀보다 낮은 주파수(고역통과), 두 개의 차단 주파수 바깥 대역(대역통과), 또는 특정 주파수 대역 바깥(대역저지 또는 노치)을 감쇠할지가 결정됩니다. Q 인자와 같은 다른 필터 파라미터들은 필터 응답을 더 세밀하게 조정하여, 롤오프의 가파른 정도, 과도 응답 동작, 통과대역의 형상을 정의합니다.

Signal Chain Designer에서는 사용자가 필터 유형을 선택하고 주요 파라미터를 지정함으로써 간단한 필터에 대한 파라미터를 구성할 수 있습니다. Signal Chain Designer의 Filter Wizard는 간단한 1차 필터부터 3차 이상의 고차 필터까지 설계할 수 있고, 이러한 필터를 디지털 신호 체인 설계에 다시 가져올 수 있습니다. 이 예제에서(그림 4), 사용자는 10kHz의 f₀과 0.707의 Q 인자를 가진 저역통과 필터를 선택할 수 있습니다. 선택한 Sallen-Key 유형 필터는 단일 연산 증폭기를 사용하여 높은 출력 임피던스를 수용하고 우수한 안정성으로 저임피던스 신호를 출력합니다.

그림 4: 사용자는 필터 유형, f₀, Q 인자, 이득을 포함하여 Signal Chain Designer에서 아날로그 필터링 단계 파라미터를 정의합니다(이미지 출처: Analog Devices, Inc.).

이러한 파라미터를 통해 Signal Chain Designer는 ADI의 LT6020 레일 투 레일 연산 증폭기를 포함한 회로를 출력합니다(그림 5). LT6020은 100µA에 불과한 전류를 소비하지만 5V/µs의 슬루율로 입력 신호의 변화에 신속하게 응답할 수 있습니다. 이 장치는 -40°C ~ +125°C의 온도 범위에서 400kHz의 GBP를 제공합니다.

그림 5: Signal Chain Designer가 출력하는 아날로그 신호 필터 단계 구성도는 높은 슬루율과 낮은 전력 소모 특성을 가진 LT6020 연산 증폭기를 저역통과 Sallen-Key 2차 필터로 지정합니다(이미지 출처: Analog Devices, Inc.).

아날로그-디지털 변환 단계

센서 응답부터 데이터에 이르는 신호 여정의 첫 번째 단계는 아날로그 신호를 디지털 형태로 변환하는 것입니다. 일반적인 ADC 아키텍처에는 적당한 샘플링 속도에서 우수한 분해능을 제공하는 연속 근사화 레지스터(SAR) 방식과, 낮은 샘플링 속도에서 높은 분해능을 제공하는 델타-시그마(ΔΣ) 방식이 있습니다. 원하는 디지털 출력을 얻으려면 설계자가 입력 유형, 시스템 분해능, 출력 데이터 전송률을 알아야 합니다.

사용자가 Signal Chain Designer에서 이러한 파라미터를 지정하면 소프트웨어는 전압 레퍼런스와 입력단의 수동 저항/용량성(RC) 필터가 포함된 ADC 회로를 출력합니다. 일부 ADC는 사용자가 디지털 필터링을 통합하거나, 보다 단순하고 저전력인 설계를 위해 ADC를 고임피던스(Hi-Z) 모드로 설정할 수 있도록 지원합니다.

이 예제에서(그림 6), Signal Chain Designer는 ADI의 지정된 ADR4525 전압 레퍼런스와 AD7175-2 ΔΣ ADC를 출력합니다. ADR4525는 0.8ppm/°C ~ 4.0ppm/°C의 온도 계수와, 2.048V_OUT 및 0.1Hz~10Hz 구간에서 1µV_P-P의 출력 잡음을 제공하여 우수한 온도 안정성을 갖습니다. AD7175-2는 초당 250,000샘플(250kSPS) 처리량과 20µs의 정착 시간을 갖는 24비트 ADC입니다.

그림 6: 아날로그-디지털 변환 단계에서 Signal Chain Designer의 회로 구성도에는 수동 RC 입력 필터, 전압 레퍼런스, ADC 모듈이 포함됩니다(이미지 출처: Analog Devices, Inc.).

신호 체인의 어느 단계에서든 사용자는 적합한 대체 부품을 보여주는 제품 표를 확인할 수 있습니다. 예를 들어, 설계자는 예제에 제시된 ΔΣ ADC 대신 AD4008과 같은 SAR ADC로 대체하도록 선택할 수 있습니다. AD4008은 70µW(10kSPS 기준) ~ 14mW(2MSPS 기준 최대 전력)의 전력을 소모합니다. 의사 차동 작동을 사용하면 Hi-Z 모드에서 단순화된 설계를 16비트 정밀도로 구현할 수 있습니다.

아날로그-디지털 변환 이후, 설계자는 Signal Chain Designer에서 ADC의 후단 설계에 디지털 필터 블록을 추가하여 출력을 최적화할 수 있습니다. 이러한 디지털 필터링 블록에서의 옵션에는 평균, 1차 및 2차 필터, 단순 이동 평균 CIC 필터가 포함됩니다.

Signal Chain Designer를 사용해 가상 데이터 획득 시스템을 구축한 후, 사용자는 소프트웨어 내에서 주파수 응답, 잡음, DC 오차 버짓, 전력, 입력 범위를 시뮬레이션할 수 있습니다. 고도로 사용자화된 시뮬레이션을 위해, Signal Chain Designer는 LTspice에서 편집 및 실행할 수 있는 가상 테스트 벤치를 생성할 수 있습니다.

결론

ADI의 Signal Chain Designer는 정밀 데이터 획득 시스템을 구축하는 과정에서 추측 작업과 시행 착오를 최소화할 수 있습니다. 소프트웨어 내에 손쉽게 사용 가능한, 다양한 연산 증폭기, 전압 레퍼런스, ADC 및 기타 부품 모델이 포함되어 있는 Signal Chain Designer를 사용하면 데이터 획득 시스템을 미세 조정하여 하드웨어 획득 및 배포 단계로 매끄럽게 전환할 수 있습니다.