GaN 전력 소자

2. 적합한 GaN 소자 선택

다음 도구를 사용하여 해당하는 소자 선택

이 글을 읽고 스위칭 전력 컨버터에서 장치를 선택하고 비교할 때 RDS(on)을 사용해서는 안 되는 이유를 알아보세요.

GaN FET 열 계산기를 사용하여 솔루션 시뮬레이션

사용 목적에 적합한 몇 가지 소자를 찾았다면, GaN FET 열 계산기를 사용하여 해당 소자가 열 환경에서 어떻게 작동할지 평가할 수 있습니다. 이를 통해 손실이 파악되면 열 솔루션을 최적화할 수 있습니다.

패키징 옵션 고려

EPC의 GaN FET 및 IC는 칩 스케일 패키징(CSP)과 플라스틱 쿼드 플랫 무연(PQFN) 패키징으로 제공됩니다. CSP와 PQFN 중 어떤 것을 선택할지는 해당 응용 제품의 특정 요구 사항에 따라 달라집니다. CSP는 크기 제한이 있고 고출력 밀도가 요구되는 응용 분야에 매우 적합합니다. PQFN 패키지는 고성능과 제조 용이성 간의 균형을 제공합니다.

신뢰성 고려

제품의 신뢰성은 적합한 소자를 선택할 때 매우 중요한 고려 사항입니다.  eGaN® 소자는 2010년 3월부터 양산되어 왔으며, 실험실 테스트와 대량 고객 응용 분야 모두에서 매우 높은 신뢰성을 입증했고, 현장 신뢰성 면에서도 탁월한 실적을 보여주고 있습니다.

EPC는 광범위한 고장 테스트(test-to-fail) 신뢰성 프로그램을 운영하고 있으며, 이러한 연구 결과를 정기적으로 발표합니다.  최신 신뢰성 보고서를 보려면 신뢰성 자료 페이지를 방문하십시오.

주요 신뢰성 관련 주제:

• 게이트 응력 및 드레인 응력에 대한 물리 기반 수명 모델
• 안전 작동 영역
• 단락 회로 견고성
• 기계적 응력
• 열-기계적 스트레스
• 응용 제품별 소자 수명을 정확하게 예측하기 위한 고장 테스트(test-to-fail) 방법론

3. 구동기 및 컨트롤러

GaN 전력 변환 시스템에서 견고하고 고성능의 설계를 구현하려면 적합한 GaN 구동기 또는 컨트롤러를 선택하는 것이 매우 중요합니다. EPC의 GaN First Time Right™ 설계 프레임워크의 이 섹션에서는 호환 가능한 게이트 구동기, 컨트롤러 아키텍처(벅, 부스트, 하프브리지, 동기 정류) 및 데드 타임, 전파 지연, 게이트 보호와 같은 선택 기준에 대한 자세한 지침을 확인할 수 있습니다. 각 권장 사항은 검증된 참조 설계와 풍부한 응용 분야 데이터를 기반으로 하며, 이를 통해 GaN 기반 시스템에서 효율성, 신뢰성 및 속도를 극대화하는 구동기와 컨트롤러를 통합할 수 있습니다.

실리콘 MOSFET용으로 설계된 컨트롤러 및 게이트 구동기와 함께 GaN FET를 사용하는 방법을 알아보세요.

경우에 따라 설계자는 일반 게이트 구동기나 컨트롤러를 사용해야 할 수도 있습니다. 이는 종종 가능하지만(예: EPC9153 벅 컨버터) 다음과 같은 몇 가지 사항을 확인해야 합니다.

1. 하이사이드 부트스트랩 전압 "클램프" - 로우사이드 FET 역전류 전도(역전도 전압은 최대 2.5V로 부트스트랩 커패시터를 7V 이상으로 충전할 수 있음)를 위한 것으로, 부트스트랩 전원 공급 장치로 구동되는 하프브리지 구동기에 사용됩니다.
2. EPC eGaN FET는 5.0~5.5V의 턴온 전압으로 구동해야 하지만, 4.5V보다 낮아서는 안 되며, 턴오프 전압은 0V여야 합니다. 따라서 구동기의 저전압 차단(UVLO) 기능을 확인해야 하며, 비활성화 전압은 3.6V, 활성화 전압은 4.0V 범위로 설정하는 것이 좋습니다.
3. GaN 소자는 매우 빠른 속도로 스위칭할 수 있으므로 게이트 구동기는 이러한 높은 dv/dt를 견딜 수 있어야 하며, 100V/ns 이상의 성능을 권장합니다.
4. 최소 데드타임은 데드타임 손실을 최소화할 수 있을 만큼 충분히 짧아야 하며, 이상적으로는 20~40ns 범위여야 합니다. 최대 효율을 위한 데드타임 최적화
5. 낮은 FET와 병렬로 연결된 작고 저렴한 쇼트키 다이오드가 필요할 수 있습니다. 예제는 기판 EPC9153 벅 컨버터를 참조하세요.

설계 요구 사항을 충족하는 모놀리식 GaN 집적 회로를 식별합니다.

4. 회로도 및 레이아웃

설계 시작을 위한 회로도 찾기 및 다운로드

EPC는 모든 평가 기판에 대한 회로도를 게시하여 모든 주요 구성 요소가 포함된 설계와 최적의 스위칭 성능을 지원하는 레이아웃을 쉽게 복사하여 붙여넣을 수 있도록 합니다. 계속 늘어나는 설계 목록에서 관심 있는 평가 기판을 선택하고 자재 명세서 및 거버 파일과 함께 회로도를 찾아 설계를 시작하세요.

GaN FET의 회로도 기호

EPC는 설계자가 더 쉽게 사용할 수 있도록 GaN FET에 표준 MOSFET 기호를 사용합니다. 강화 모드 GaN 트랜지스터에는 실리콘 전력 MOSFET처럼 p-n 바디 다이오드가 없지만, 전력 MOSFET의 다이오드와 같은 방식으로 역방향으로 전도합니다. 그러나 강화 모드 GaN 트랜지스터에는 전도에 관여하는 소수 캐리어가 없기 때문에 역회복 전하가 발생하지 않습니다. Q_RR은 0이므로, 전력 MOSFET에 비해 상당한 추가적인 이점입니다.

eGaN FET를 사용한 PCB 레이아웃 최적화(WP010)에 권장되는 설계는 첫 번째 내부 레이어를 전력 루프 리턴 경로로 사용합니다. 이 리턴 경로는 최상위 레이어의 전원 루프 바로 아래에 위치하여 물리적 루프 크기를 최소화할 수 있습니다. 이 개념의 변형은 버스 커패시터를 하이사이드 장치 옆, 로우사이드 장치 옆, 또는 로우사이드 장치와 하이사이드 장치 사이에 배치함으로써 구현할 수 있지만, 모든 경우에 루프는 장치 바로 아래의 내부 레이어에서 닫힙니다. 게이트 루프에도 유사한 개념이 사용되며, 리턴 게이트 루프는 ON 및 OFF 게이트 저항 바로 아래에 위치합니다.

또한, 전원 루프와 게이트 루프 사이의 공통 소스 유도 용량을 최소화하기 위해 전원 루프와 게이트 루프는 서로 수직으로 배치되며, 게이트 패드에 가장 가까운 소스 패드 옆의 비아(via)는 게이트 구동기 리턴 경로에 대한 켈빈 연결로 사용됩니다.

GaN 소자의 효과적인 병렬화를 위한 지침

고출력 응용 제품의 경우, 여러 개의 트랜지스터를 병렬로 연결하여 하나의 소자처럼 동작하게 해야 할 수도 있습니다. GaN 소자는 다음과 같은 이유로 병렬 처리가 매우 잘 됩니다.

• RDS(ON)은 양의 온도 계수를 가지므로 ON 상태에서는 각 장치의 온도에 따라 전류가 자체적으로 균형을 이룹니다.
• GaN FET의 QG는 유사한 Si MOSFET에 비해 훨씬 낮으므로 게이트 구동기의 요구 사항과 손실이 최소화됩니다.
• GaN FET의 VTH는 온도에 따라 매우 안정적인 반면, Si MOSFET의 경우 온도 계수가 매우 음수이므로 스위칭 동작 중에도 우수한 전류 분배가 가능합니다.

그러나 동적 조건에서 원활한 전류 분배를 보장하려면 레이아웃에 주의를 기울이는 것도 중요합니다:

• 각 GaN FET마다 개별 게이트 저항을 사용해야 하며, 게이트 저항은 FET 근처에 배치해야 합니다.
• 회로 배치에서 병렬로 연결된 각 소자의 기생 유도 용량은 전력 루프와 게이트 루프 모두에서 가능한 한 유사하게 유지되어야 합니다.
• 고성능 응용 제품의 경우, 단일 소자 대신 하프브리지를 병렬로 연결하는 레이아웃 기법을 권장합니다. 고속 GaN 트랜지스터 병렬 연결(AN020) 구현 예제는 EPC90135: 100V, 45A 병렬 평가 기판에 나와 있습니다.
• 4개의 장치를 병렬로 연결하는 보다 간단한 병렬 레이아웃 방식을 위해서는 모터 구동 참조 설계 EPC9186: 150 ARMS, 광범위 입력 전압 3상 BLDC 모터 구동 인버터에 사용된 기술을 권장합니다.

4개의 장치가 병렬로 연결된 병렬 레이아웃의 예로는 EPC90135: 100V, 45A 병렬 평가 기판이 있습니다.

eGaN FET 실장 면적 설계를 위한 모범 사례

많은 EPC 부품은 400µm까지의 미세 피치를 사용하는 웨이퍼 레벨 칩 스케일 패키지(WLCSP)로 제공됩니다. 즉, GaN 소자의 일관되고 안정적인 조립을 위해서는 적절한 PCB 실장 면적 설계가 필수적입니다. 자세한 권장 사항은 How2AppNote008 - PCB 실장 면적 eGaN FET IC 설계에서 확인할 수 있으며, 권장 랜드 패턴(납땜 마스크 개구부) 및 스텐실 설계는 각 규격서에 제공됩니다. EPC는 모든 EPC 실장 면적이 포함된 Altium 라이브러리도 제공합니다. 실장 면적 설계 - PCB CAD 시스템 독립 동영상은 CAD 독립적인 실장 면적 생성 방법에 대한 자세한 설명을 통해 고객을 안내합니다.

EPC는 다음 두 가지 이유로 NSMD(비납땜 마스크 정의) 패드보다 SMD(납땜 마스크 정의) 패드를 사용할 것을 권장합니다.

• SMD(납땜 마스크 정의) 실장 면적은 유도 용량을 낮추고 리플로우 과정에서 정렬을 개선합니다.
• NSMD(비납땜 마스크 정의) 실장 면적은 리플로우 과정에서 다이 정렬 불량이 발생할 확률이 높아 유효 구리 접촉 면적이 감소하고, 결과적으로 납땜 접합부 및 소자의 전류 전달 능력이 저하될 수 있습니다.

EPC에서 권장하는 실크스크린 디자인에는 다음 사항이 포함되어야 합니다.

• 부품 모양의 윤곽을 나타내는 4개의 모서리 등록 마크.
• 좁은 점선으로 그려진 선: 부품을 둘러싸는 실선 사각형은 리플로우 공정 중 플럭스가 다이에서 흘러나가는 것을 막아 플럭스 댐을 형성하고 부품 아래에 플럭스를 가둘 수 있습니다.
• 고유 핀 하나 식별자.

회로도와 레이아웃이 완성된 후 EPC 팀에서 설계를 검토해 주길 원하시면 info@epc-co.com으로 요청해 주세요.

5. 손실 계산

GaN 소자를 이용한 전기적 성능 시뮬레이션

GaN 소자를 실제로 사용하지 않고 시뮬레이션할 수 있는 능력은 설계 과정에서 매우 중요한 단계입니다. 보다 상세한 전기 시뮬레이션을 위해 EPC는 물리 기반 및 현상학적 기능을 혼합하여 전도도 및 임계값 파라미터에 대한 온도 효과를 포함하여 허용 가능한 시뮬레이션 및 수렴 특성을 갖춘 콤팩트한 스파이스 모델을 구현합니다. 이러한 모델들은 EPC 장치 모델 페이지에서 찾을 수 있으며, EPC 장치 모델을 사용한 회로 시뮬레이션 페이지에서는 이러한 모델들을 심층적으로 살펴볼 수 있습니다. 지원되는 모델 형식에는 P-SPICE, LTSPICE, TSPICE, SIMPLIS/SIMetrix 및 Spectre가 포함됩니다. 모델 페이지에는 STEP, 열 모델 및 EPC Altium 라이브러리도 포함되어 있습니다.

6. 열 관리

고급 방열판 설계로 전력 최대화

EPC GaN FET는 고전력 밀도 설계에서 열 방출 능력을 극대화하기 위해 양면 냉각을 활용할 수 있다는 점에 유의해야 합니다. 이 내용은 How2AppNote012 - eGaN 컨버터에서 더 많은 전력을 얻는 방법에서 자세히 다룹니다.

프리미엄 열전 소재로 냉각 성능 최적화

열전 소재(TIM)는 상단 냉각 방식을 사용할 때 냉각 시스템에서 매우 중요한 부분입니다. GaN 소자는 크기가 매우 작기 때문에 효과적인 냉각은 방열판의 열 확산 효과에 의존하지만, TIM 레이어는 이러한 효과를 누리지 못합니다. TIM 레이어는 면적이 작기 때문에 전체 Rth,J-A에 상당한 영향을 미치므로 열전도율이 높은 재료를 사용하는 것이 매우 유리합니다. TIM 레이어는 또한 매우 중요한 두 번째 역할을 하는데, 바로 EPC GaN FET의 상단이 소스 전위에 연결되어 있기 때문에 GaN 소자를 방열판에서 전기적으로 분리하는 것입니다.

EPC는 설계자의 검색을 돕기 위해 TIM 자료에 대한 몇 가지 정보를 수집했습니다:

7. 조립

시각적 특성

새로운 생산 공정을 시작할 때, 입고 육안 검사를 설정하는 것이 일반적입니다. 이 과정을 간소화하기 위해, EPC FET 및 IC의 물리적 특성에 대한 자세한 설명과 고객에게 출하되기 전에 모든 장치가 충족해야 하는 시각적 기준이 강화 모드 GaN FET 및 IC 시각적 특성 분석 가이드에 나와 있습니다.

8. 측정

GaN FET는 Si MOSFET보다 훨씬 빠른 속도로 스위칭할 수 있습니다.

15A에서의 스위치 노드 비교(48 Vin, 12 Vout 벅 컨버터)

이로 인해 측정 단계에서 문제가 발생할 수 있습니다.

자세한 내용은 AN023 고속 GaN 트랜지스터의 정확한 측정을 참조하십시오.

팁과 유용한 정보

GaN FET의 고성능은 고속 회로를 위한 우수한 측정 기술의 필요성을 강조합니다.

1. 스프링 클립을 사용하여 접지 루프를 최소화해야 합니다.
2. 프로빙 위치는 테스트 중인 소자에 최대한 가깝게 유지해야 합니다.

대역폭 요구 사항

대역폭이 부족한 스코프나 프로브를 사용하면 일반적인 컨버터의 실제 파형을 정확하게 측정할 수 없습니다. 일반적인 컨버터의 경우 500MHz 대역폭이 권장되며, LIDAR와 같은 일부 특정 애플리케이션의 경우 최소 1GHz가 권장됩니다.

프로브/시스템 대역폭이 캡처된 파형에 미치는 영향(EPC9080 기반 기판)

차동 프로브

특히 흥미로운 점은 일반적인 하프브리지 구성에서 하이사이드 게이트를 측정하는 것입니다. 대역폭 및 측정 설정과 관련된 기존 요구 사항 외에도, 이 측정에는 추가적인 요구 사항이 있습니다. 

1. 갈바닉 분리: 수학 채널을 사용하여 하이사이드 게이트를 재구성할 수 있지만, 이 방법은 노이즈와 두 프로브 간의 불일치에 취약합니다. 차동 프로브를 권장합니다.
2. 큰 공통 모드 제거율(CMMR)
3. 공통 모드 전압 정격 > 입력 전압(벅) 또는 출력 전압(부스트)
4. 큰 입력 임피던스, 가급적 > 10MΩ || < 2pF 

시험 장비 제조업체들은 이러한 목적에 적합한 고성능 차동 프로브를 개발해 왔습니다. 예를 들어 Tektronix IsoVu, LeCroy DL-ISO, PMK Firefly 프로브 등이 있습니다.

이중 펄스 측정

이 측정 방법은 오실로스코프의 연산 기능을 이용하여 순간 전압 및 전류 파형을 곱한 다음 적분함으로써 반도체 소자의 스위칭 손실을 직접 측정하는 데 일반적으로 사용됩니다. 기존 방법들은 전압 측정에는 적용할 수 있지만, 전류 측정에는 다음과 같은 추가적인 어려움이 있습니다.

• 대역폭 요구 사항: 능동 전류 센서는 정확도와 필요한 대역폭 측면에서 어려움을 겪으므로 전류 션트가 여전히 선호되는 방식입니다.
• 전류 션트는 전원 회로를 차단하고 센서를 삽입해야 합니다. 전력 루프 유도 용량의 증가는 측정 결과에 상당한 변화를 가져올 수 있습니다.

이러한 이유로 EPC는 이중 펄스 테스트 대신 Spice 모델(더 높은 정확도가 필요한 경우 보정된 모델 포함)을 사용할 것을 권장합니다. EPC 소자 모델

테스트 장비 제조업체는 이 주제에 대해 연구하고 있습니다(예: 저전압, 소형 폼 팩터 GaN FET의 정확한 특성 분석 문서 참조).