Xilinx KCU116: 비용 효율적인 100Gbps 네트워크 및 스토리지 FPGA 개발 플랫폼

Kintex® UltraScale+™ 제품군은 Xilinx®의 TSMC 16nm FinFET 기술을 기반으로 구축되어 와트당 가성비가 가장 뛰어난 FPGA 장치로 간주됩니다. 새로운 UltraRAM과 새로운 상호 연결 최적화 기술(SmartConnect)을 결합하여 이 장치는 100Gbps 연결 코어용 고급 트랜시버가 필요한 응용 분야를 위한 가장 비용 효율적인 솔루션을 제공합니다. 이 제품군은 네트워크 패킷 처리 및 무선 MIMO 기술, 100Gbps 유선 네트워킹, 산업 및 데이터 센터 네트워킹 가속, NVMe SSD(Solid-State Drive) 스토리지 가속과 같은 네트워킹 및 스토리지 응용 분야를 위해 특별히 설계되었습니다. 이 기사에서는 Design Gateway의 100GbE 인터페이스를 통한 12GB/s TCP 전송을 지원하는 CPU 솔루션을 위한 TOE100G-IP Core와 SSD당 약 4GB/s의 초고속 성능을 실현할 수 있는 NVMeG4-IP Core를 사용하여 Xilinx의 KCU116 평가 키트에서 100Gbps TCP 오프로드 엔진 네트워킹 및 NVMe SSD 구현 솔루션을 보여 줍니다.

Kintex® UltraScale+ KCU116 평가 키트 소개

KCU116은 주요 Kintex UltraScale+ 기능, 특히 28Gbps 트랜시버 성능을 평가하는 데 이상적입니다. 이 키트는 XCKU5P-2FFVB676E FPGA 장치를 기반으로 시제품을 빠르게 제작하는 데 적합합니다.

이 기판에는 기판 실장 1GB 32비트 DDR4-2666, 1개의 M.2 NVMe SSD용 FMC 확장 포트, 최대 2개의 M.2 NVMe SSD 인터페이스용 PCIe Gen4 x8 레인이 포함되어 있습니다. 16개의 28Gbps GTY 트랜시버가 PCIe Gen4 및 100GbE 인터페이스 구현에서 모두 제공되며 사용자 맞춤형 설계를 위한 다양한 주변 장치 인터페이스 및 FPGA 논리를 지원합니다.

그림 1: KCU116 평가 키트 (이미지 출처: Xilinx Inc.)

Design Gateway의 IP 코어와 함께 KCU116은 MPSoC 지원 없이 최신 100Gbps 네트워킹 및 스토리지 솔루션을 개발하는 데 필요한 모든 것을 제공합니다.

100Gbps 네트워킹 및 스토리지 솔루션 구현

그림 2: KCU116의 100Gbps 네트워킹 및 스토리지 솔루션 (이미지 출처: Design Gateway)

Kintex UltraScale+ 장치는 Zynq UltraScale+와 같은 MPSoC 기술을 제공하지 않지만, Design Gateway의 IP 코어 솔루션을 활용하여 프로세서 및 OS 없이 네트워킹 및 NVMe 스토리지 프로토콜을 처리할 수 있습니다.

1. TOE100G-IP: CPU가 필요 없는 100GbE 전체 TCP 프로토콜 스택 IP 코어
2. NVMeG4-IP: PCIe Gen4 소프트 IP가 내장된 독립형 NVMe 호스트 컨트롤러

TOE100G-IP와 NVMeG4-IP는 모두 CPU/OS/드라이버 없이 작동할 수 있습니다. Microblaze의 순수 하드웨어 논리 또는 베어 금속 OS를 통해 두 IP 모두에서 제어 및 데이터 경로용 사용자 논리를 구현할 수 있으므로, 복잡한 네트워킹 및 NVMe 프로토콜에 대해 걱정하지 않고 상위 수준 응용 제품 및 알고리즘을 빠르고 쉽게 개발할 수 있습니다. 따라서 센서 데이터 캡처, 기판 실장 계산, AI 기반 에지 컴퓨팅 장치와 같은 고급 시스템 레벨 솔루션을 위한 새로운 기회를 제공합니다.

Design Gateway의 UltraScale+ 장치용 TOE100G-IP

그림 3: TOE100G-IP 시스템 (이미지 출처: Design Gateway)

TOE100G IP 코어는 하위 계층 하드웨어를 위한 Xilinx의 100Gb 이더넷 서브 시스템 모듈을 통해 TCP/IP 스택(하드웨어 논리) 연결을 구현합니다. TOE100G IP의 사용자 인터페이스는 제어 신호용 레지스터 인터페이스와 데이터 신호용 FIFO 인터페이스로 구성됩니다. TOE100G IP는 512비트 AXI4-ST를 사용하여 사용자 인터페이스에 연결하는 100Gb 이더넷 서브 시스템과 연결하도록 설계되었습니다. Xilinx에서 제공하는 이더넷 서브 시스템에는 EMAC, PCS 및 PMA 기능이 포함되어 있습니다. 100Gb 이더넷 서브 시스템 사용자 인터페이스의 클록 주파수는 322.265625MHz입니다.

TOE100G-IP의 특징

• 전체 TCP/IP 스택 구현
• TOE100G IP당 하나의 세션 지원(여러 TOE100G IP를 사용하여 다중 세션 구현 가능)
• 서버 모드와 클라이언트 모드를 모두 지원(수동/능동 열기 및 닫기)
• 점보 프레임 지원
• 표준 FIFO 인터페이스에 기반하는 간단한 데이터 인터페이스
• 단일 포트 RAM 인터페이스에 기반하는 간단한 제어 인터페이스

XCKU5P-2FFVB676E FPGA 장치의 FPGA 리소스 사용은 아래 표 1에 나와 있습니다.

표 1: Kintex Ultrascale+ 장치에 대한 구현 통계 예

TOE100G-IP에 대한 자세한 내용은 규격서를 참조하십시오. 규격서는 Design Gateway 웹 사이트에서 다운로드할 수 있습니다.

Design Gateway의 GTY 트랜시버용 NVMe PCIe Gen4 호스트 컨트롤러

Kintex UltraScale+는 PCIe Gen4 인터페이스를 지원할 수 있는 GTY 트랜시버를 제공하지만, PCIe Gen4 통합 블록 및 ARM 프로세서를 사용할 수 없습니다.

Design Gateway는 단일 코어에 PCIe 소프트 IP와 PCIe 브리지 논리가 내장된 독립형 NVMe 호스트 컨트롤러로 실행 가능한 NVMeG4-IP 코어를 개발하여 이 문제를 해결했습니다. NVMe PCIe Gen4 SSD 액세스를 지원하여 사용자 인터페이스를 간소화하고 NVMe 프로토콜에 대한 지식이 없어도 표준 기능을 쉽게 설계할 수 있습니다.

그림 4: NVMeG4-IP 제품 구성도 (이미지 출처: Design Gateway)

NVMeG4-IP의 특징

• 응용 제품 계층, 트랜잭션 계층, 데이터 링크 계층 및 물리층의 일부를 구현하여 CPU 또는 외부 DDR 메모리를 사용하지 않고 NVMe SSD 액세스 가능
• 4레인 PCIe Gen4로 구성된 Xilinx PCIe PHY IP로 작동(256비트 버스 인터페이스)
• 256KB RAM 데이터 버퍼 포함
• 6개 명령(Identify, Shutdown, Write, Read, SMART, Flush) 지원(선택적으로 조건부 명령 지원 가능)
• 사용자 클록 주파수는 PCIe 클록(Gen4의 경우 250MHz)보다 크거나 같아야 합니다.

XCKU5P-2FFVB676E FPGA 장치의 FPGA 리소스 사용은 아래 표 2에 나와 있습니다.

표 2: Kintex Ultrascale+ 장치에 대한 구현 통계 예

NVMeG4-IP에 대한 자세한 내용은 규격서를 참조하십시오. 규격서는 Design Gateway 웹 사이트에서 다운로드할 수 있습니다.

KCU116의 TOE100G-IP 구현 및 성능 결과 예

그림 5는 TOE100G-IP 구현을 보여주는 KCU116 기반 참조 설계의 개요를 제공합니다. 데모 시스템에는 베어 금속 OS Microblaze 시스템, 사용자 논리 및 Xilinx의 100Gb 이더넷 서브 시스템이 포함되어 있습니다.

그림 5: TOE100G-IP 데모 시스템 제품 구성도 (이미지 출처: Design Gateway)

데모 시스템은 클라이언트 모드와 서버 모드에서 TOE100G-IP 작동을 평가하도록 설계되었습니다. 테스트 논리를 사용하면 사용자 인터페이스 측에서 사용 가능한 최고 속도의 테스트 패턴으로 데이터를 보내고 받을 수 있습니다. KCU116 실장 100GbE 인터페이스의 경우 그림 6과 같이 네 개의 SFP+ 트랜시버(25GBASE-R)와 광섬유 케이블이 필요합니다.

그림 6: KCU116에 설정된 TOE100G-IP 데모 환경 (이미지 출처: Design Gateway)

100G를 다른 장치(1G/10G/25G/40G)와 비교할 때의 예제 테스트 결과가 그림 7에 나와 있습니다.

그림 7: KCU116에서 TOE100G-IP와 1G/10G/25G/40G의 성능 비교 (이미지 출처: Design Gateway)

테스트 결과에 따르면 TOE100G-IP는 약 12GB/s TCP 전송 속도를 실현할 수 있습니다.

KCU116의 NVMeG4-IP 구현 및 성능 결과 예

그림 8은 1CH NVMeG4-IP 구현을 보여주는 KCU116 기반 참조 설계의 개요를 제공합니다. 사용자 맞춤형 설계에서 FPGA 리소스를 사용할 수 있는 경우 NVMeG4-IP의 여러 인스턴스를 구현하여 더 높은 스토리지 성능을 실현할 수 있습니다.

NVMeG4-IP 참조 설계에 대한 자세한 내용은 Design Gateway의 웹 사이트에 제공된 NVMeG4-IP 참조 설계 문서를 참조하십시오.

그림 8: NVMeG4-IP 참조 설계 개요 (이미지 출처: Design Gateway)

데모 시스템은 KCU116에서 NVMe SSD를 사용하여 데이터를 읽고 쓰도록 설계되었습니다. 사용자는 직렬 콘솔을 통해 테스트 작업을 제어합니다. NVMe SSD에서 KCU116과 연결하려면 그림 9에 표시된 AB18-PCIeX16 어댑터 기판이 필요합니다.

그림 9: KCU116에 설정된 NVMeG4-IP 데모 환경 (이미지 출처: Design Gateway)

512GB Samsung 970 Pro를 사용하는 중에 KCU116에서 데모 시스템을 실행할 때의 예제 테스트 결과가 그림 10에 나와 있습니다.

그림 10: Samsung 970 PRO S를 사용 시 KCU116의 NVMe SSD 읽기/쓰기 성능(이미지 출처: Design Gateway)

결론

TOE100G-IP와 NVMeG4-IP 코어는 모두 네트워킹 및 NVMe 스토리지 응용 제품 구현을 위해 KCU116 기판의 100Gbps 연결 기능을 활용하는 솔루션을 제공합니다. TOE100G-IP는 100GbE를 통해 약 12GB TCP 전송을 지원할 수 있습니다. NVMeG4-IP는 NVMe PCIe Gen4에서 SSD당 약 4GB/s의 고성능 스토리지를 제공할 수 있습니다. NVMeG4-IP의 여러 인스턴스를 사용하여 RAID0 컨트롤러를 구축하고 스토리지 성능을 100GbE 전송 속도에 맞게 높일 수 있습니다.

KCU116 평가 키트와 Design Gateway의 네트워크 및 스토리지 IP 솔루션을 사용하면 최소한의 FPGA 리소스로 가능한 최고 성능을 실현하여 Xilinx® Kintex UltraScale+® 장치를 기반으로 비용 효율적인 솔루션 또는 제품을 구축하려는 목표를 실현할 수 있습니다.

TOE100G-IP 및 NVMeG4-IP에 대한 자세한 내용은 Design Gateway의 웹 사이트에 제공되는 규격서, 사용 가능한 참조 설계 및 데모 환경을 참조하십시오.

https://dgway.com/TOE100G-IP_X_E.html

https://dgway.com/NVMeG4-IP_X_E.html