다상 벅 컨버터에 결합형 인덕터를 사용하여 효율 개선

다상 벅 컨버터는 데이터 센터, 인공 지능(AI) 시스템, 통신 인프라 등 12V 응용 분야에서 널리 사용됩니다. 이러한 사용 사례에서 공통적으로 나타나는 주제는 성능의 저하 또는 물리적인 공간의 증가 없이 효율성을 개선해야 한다는 점입니다.

한 가지 유력한 접근 방식은 결합형 인덕터(CL)입니다. CL은 위상 간 상호 인덕턴스를 사용하여 전류 리플 제거에 탁월하므로, 기존 레이아웃과의 호환성을 유지하면서 효율성을 크게 개선할 수 있습니다.

이 기사에서는 다상 벅 컨버터 설계자가 직면하고 있는 효율성 및 레이아웃 과제에 대해 간략하게 설명합니다. 그런 다음 CL을 소개하고, 효율성 개선을 검증하는 실험 결과를 제시하며, Analog Devices의 컨버터에 CL이 어떻게 적용되는지 보여줍니다.

기존 다상 벅 컨버터의 효율성 과제

고성능 컴퓨팅 및 통신 시스템에서, 전력 공급의 효율성 손실은 시스템 비용, 신뢰성 및 열 관리에 막대한 영향을 미칠 수 있습니다. 기존 다상 벅 설계자는 특히 스위칭 및 AC 손실이 더 두드러지는 경부하 조건에서 이와 관련한 어려움을 겪을 수 있습니다.

이와 동시에, 전력 스테이지 레이아웃과 기계적 제약으로 인해 성능 개선을 위해 사용 가능한 옵션이 제한됩니다. 대부분의 경우 시스템에서 더 큰 부품을 사용할 여력이 거의 없기 때문에, 기존의 일반적인 실장 면적 관련 전략으로는 인쇄 회로 기판(PC 기판) 레이아웃을 변경하는 것이 불가능할 수 있습니다.

따라서 전력 아키텍처를 크게 변경하지 않고도 더 높은 효율성을 제공할 수 있는 접근 방식은 중요한 화두가 되고 있습니다. 이러한 솔루션은 동일한 설치 공간을 유지하고, 기존 출력 정전 용량(C_O)을 사용할 수 있으며, 광범위한 부하 조건에서 과도 성능을 유지하는 것이 이상적입니다.

CL은 기존 설계와 동일한 물리적 실장 면적 내에서 리플 감소 및 스위칭 손실 개선을 지원함으로써 이러한 요구 사항을 해결합니다.

CL로 전력 변환을 개선하는 방법

CL은 레이아웃을 변경하지 않고도 다상 벅 컨버터의 효율성을 효과적으로 개선할 수 있는 방법을 제공합니다. 각 위상을 전기적으로 독립적으로 취급하는 기존 설계와는 달리, CL은 표준 자기 구조를 공유하여 위상 간 상호 작용을 가능하게 합니다.

이 상호 작용에는 누설 유도 용량(L_k)과 상호 유도 용량(L_m)이라는 두 가지 주요 파라미터가 영향을 미칩니다. 누설 유도 용량은 기존 설계에서 위상 유도 용량(L)처럼 작동하는 반면, 상호 유도 용량은 위상 간에 자기 커플링을 도입합니다. 한 위상에서 전류가 증가하면 다른 위상에서는 전류 변화에 반대되는 전압이 유도되므로, 상당한 리플 전류 제거가 이루어집니다.

방정식 1과 2는 기존 이산 소자 인덕터(DL) 설계(dIL_DL) 및 CL 설계(dIL_CL)에 대한 예상 리플 전류를 정의합니다. 이러한 전류는 입력 및 출력 전압(V_IN, V_O), 유도 용량 L, L_k, L_m, 스위칭 주파수(F_S), '성능 지수'(FOM)에 따라 달라집니다.

 방정식 1

 방정식 2

여기서,

ρ = 결합 계수 = L_m/L

D = 듀티 사이클

N_ph = 결합된 위상 수

방정식 3은 FOM에 대한 계산을 보여줍니다. 이 방정식은 다양한 파라미터의 함수로서 리플 제거의 정도를 파악합니다. 특히 FOM은 ρ, N_ph 및 D에 따라 달라집니다.

 방정식 3

여기서,

j = floor (D × N_ph)

FOM은 여러 요인에 따라 달라지지만, 결합 계수 ρ가 매우 중요한 역할을 합니다. 이 점을 설명하기 위해서는 실제 사례를 고려하는 것이 도움이 됩니다.

결합형 인덕터의 리플 전류 평가

그림 1은 V_IN이 12V, V_O가 1V, D가 ~0.083이고 기존 DL 값이 100nH인 응용 제품의 FOM 값을 보여줍니다. 동일한 C_O 탱크로 과도 성능을 유지하면서 이 설계를 CL로 업그레이드하려면 CL의 L_k가 100nH여야 합니다. 그러면 L_m이 설계 변수로 남습니다. L_m 값이 높을수록 리플이 낮아지지만, L_m이 보수적으로 260nH일 경우 원하는 대부분의 이점을 얻을 수 있습니다.

그림 1: D의 함수로서 다양한 L_m/L_k 값에 대한 4상 CL의 FOM 값이 표시되어 있으며, 관심 영역이 강조 표시되어 있습니다. (이미지 출처: Analog Devices, Inc.)

상당히 보수적인 설계임에도 불구하고, 리플 감소는 더 낮은 스위칭 주파수를 구현하기에 충분합니다. 그림 2는 다양한 인덕터 구성과 스위칭 주파수에 따른 전류 리플을 비교한 것입니다. 그래프는 400kHz에서 작동하는 CL이 800kHz의 기존 설계보다 낮은 리플을 유지함을 보여줍니다.

그림 2: V_O의 함수로서 V_IN= 12V의 경우 DL = 100nH(800kHz) 및 CL = 4 × 100nH(800kHz, 400kHz)의 전류 리플(이미지 출처: Analog Devices, Inc.)

스위칭 주파수가 감소하면 트랜지스터 스위칭 손실, MOSFET 바디 다이오드의 부동 시간 손실, 역회복 손실, 게이트 드라이브 손실 등 스위칭 손실이 줄어듭니다. 이러한 주파수 의존형 손실은 스위칭 주파수가 감소함에 따라 비례적으로 감소하므로 효율성이 크게 향상됩니다.

출력 전류에 관계없이 값이 고정되므로, AC 손실이 더 뚜렷한 경부하에서 효율성이 가장 두드러지게 개선됩니다. 그러나 이러한 이점은 전체 부하 범위로 확장됩니다. 그림 3은 400kHz에서 결합 인덕터를 사용하는 8상 시스템과 600kHz에서 기존 설계를 비교한 실험 결과로, 피크 효율에서 약 1% 개선, 최대 부하에서 0.5% 개선이 이루어졌음을 보여줍니다.

그림 3: 공통 실장 면적의 8상 DL = 100nH(점선 곡선) 및 2 × CL = 4 × 100nH(실선 곡선) 설계의 측정된 효율성 비교를 보여줍니다. (이미지 출처: Analog Devices, Inc.)

과도 응답의 저하 없이 효율성 개선

특히 일시적인 성능 저하 없이 이러한 효율성 개선을 달성할 수 있습니다. 그림 4는 4상 벅 컨버터의 과도 동작을 보여주며, 개별 인덕터를 사용한 8상 설계(600kHz에서 DL = 100nH)의 파형과 각각 4상(2 × CL = 4 × 100nH, 400kHz에서 V_IN = 12V, V_O = 135A 부하 단계에서 0.9V)을 제공하는 2개의 CL을 사용한 구성을 비교합니다. 동일한 전류 슬루율과 C_O를 사용하면 유사한 과도 응답을 얻을 수 있습니다.

그림 4: 135A 부하 단계에 대해 8상 DL = 100nH(600kHz) 및 2 × CL = 4 × 100nH(400kHz)의 과도 전류(V_IN = 12V, V_O = 0.9V)(동일 기판, 동일 C_O, 동일 조건)가 표시되어 있습니다. (이미지 출처: Analog Devices, Inc.)

CL의 스위칭 주파수가 낮으면 일반적으로 피드백 대역폭이 줄어들 수 있지만, 다상 아키텍처의 고유한 장점과 결합형 설계가 제공하는 향상된 위상 마진이라는 두 가지 요소가 이러한 제한을 상쇄합니다. 이러한 위상 마진 개선은 한 위상의 과도 이벤트에 따라 듀티 사이클이 변경될 때 결합된 모든 위상 전류가 동시에 반응하기 때문에 발생합니다.

손실이 적을수록 열 성능이 향상되어 장기적인 안정성이 향상되고, 열적으로 제한된 시스템에서 냉각 요구 사항이 잠재적으로 감소될 수 있습니다. 또한 기존 레이아웃과의 호환성을 유지하는 동시에 이러한 모든 이점을 달성할 수 있습니다.

다상 벅 컨버터용 부품 선택하기

효율적인 다상 벅 컨버터를 구현하기 위해서는 전압 조정기 컨트롤러, 전력 스테이지 집적 회로(IC), CL의 세 가지 주요 부품이 가장 중요합니다. 컨트롤러는 위상 타이밍과 동기화를 관리하고, 전력 스테이지는 고전류 스위칭을 처리하며, CL은 리플 제거를 가능하게 하여 효율성을 향상시킵니다.

컨트롤러의 경우 Analog Devices의 MAX16602GGN+T(그림 5)가 가장 좋습니다. 56-QFN(7mm × 7mm) 패키지로 제공되는 이 장치는 8상 레일과 별도의 단상 레일을 지원합니다. 주목할 만한 기능으로는 자율 위상 셰딩, PMBus를 통한 원격 측정, 통합 오류 보호 및 로깅, 내부 1.8V 바이어스 조정기 등이 있습니다. 이러한 기능을 통해 다상 전압 레귤레이터 시스템에서 정밀한 제어, 부품 수 감소, 향상된 과도 응답을 구현할 수 있습니다.

그림 5: MAX16602GGN+T 전압 조정기 컨트롤러는 최대 8상을 지원합니다. (이미지 출처: Analog Devices, Inc.)

전력 스테이지는 Analog Devices의 MAX20790GFC+T를 사용하여 구현할 수 있습니다(그림 6). 이 스마트 파워 스테이지는 MOSFET, 게이트 구동기 및 전류 감지를 단일 12-FC2QFN(3.25 × 7.4mm) 패키지 장치에 통합합니다. 300kHz ~ 1.3MHz의 스위칭 주파수 범위에서 작동하므로, 설계자는 CL 설계의 성능을 최적화할 수 있습니다. 주요 기능으로는 컨트롤러 PMBus를 통한 원격 측정 및 오류 보고, 고급 자체 보호 기능이 있습니다.

그림 6: MAX20790GFC+T 스마트 전력 스테이지에는 MOSFET, 게이트 구동기 및 전류 감지가 단일 장치에 통합되어 있습니다. (이미지 출처: Analog Devices, Inc.)

적합한 CL의 예로는 4개의 긴밀하게 결합된 50nH 위상을 단일 패키지로 통합한 Eaton CLB1108-4-50TR-R(그림 7)이 있습니다. 이 부품은 고포화 전류 및 열 성능을 지원하므로, 까다로운 AI 및 데이터 센터 워크로드에 적합합니다.

그림 7: CLB1108-4-50TR-R은 4 x 50nH 결합형 인덕터입니다. (이미지 출처: Eaton)

일반적인 구성에서 MAX16602 컨트롤러는 최대 8개의 MAX20790 전력 스테이지를 구동하며, 각 출력 위상은 듀얼 4상 CL의 해당 권선에 연결됩니다. 기존 설계에 비해 이 아키텍처는 물리적 실장 면적과 과도 성능을 동일하게 유지하면서 전력 효율을 크게 개선합니다.

평가 하드웨어를 사용하여 결합형 인덕터 설계 테스트하기

CL 솔루션을 탐색하려는 설계자는 테스트 및 개발을 위한 편리한 플랫폼을 제공하는 Analog Devices의 MAX16602CL8EVKIT# 평가 키트(그림 8)를 사용할 수 있습니다. 이 기판은 결합형 인덕터와 함께 MAX16602 컨트롤러 및 MAX20790 전력 스테이지 IC의 기능을 시연하기 위해 특별히 설계되었습니다.

그림 8: MAX16602CL8EVKIT#을 사용하여 다상 벅 컨버터 설계를 탐색할 수 있습니다. (이미지 출처: Analog Devices, Inc.)

이 평가 키트는 이러한 부품을 효과적으로 통합할 수 있는 방법을 보여주는 실용적인 참조 설계입니다. 8상 전력 변환 솔루션을 지원하는 데 필요한 모든 회로가 포함되어 있으며, 과도 응답과 같은 주요 파라미터를 모니터링할 수 있는 포괄적인 측정 지점이 통합되어 있습니다.

결론

CL은 다상 벅 컨버터 설계에 상당한 이점을 제공합니다. 이 부품은 위상 간 상호 유도 용량을 도입하여 상당한 리플 전류 제거가 가능하므로, 스위칭 주파수를 줄이고 전체 효율을 개선할 수 있습니다. 중요한 점은 물리적 실장 면적의 증가 또는 일시적인 성능 저하 없이 이러한 이점을 달성할 수 있다는 점입니다. 컨트롤러 및 전력 스테이지 칩셋과 결합된 이 솔루션은 설계자가 기존 토폴로지에서 보다 효율적인 자기 결합형 대안으로 전환할 수 있는 실용적인 경로를 제공합니다.