7.5디지트 측정 분해능을 달성하기 위한 올바른 부품 선택

계측기 설계자는 디지털 멀티미터(DMM), 체중계, 지진 기록계를 비롯하여 고성능 데이터 취득 시스템에서 7.5디지트 분해능을 달성해야 하는 과제를 안고 있습니다. 다중 슬로프 아날로그-디지털 컨버터(ADC)는 최대 6.5디지트 계측기에 사용되지만, 여러 부품 사양 제한 및 구현 문제로 인해 더 높은 분해능을 설계하기가 더욱 어려워지고 있습니다.

이 기사에서는 정밀 아날로그 부품의 사양 제한이 계측기 분해능을 달성하는 데 어떻게 영향을 미치는지 알아봅니다. 그런 다음 Analog Devices의 연속 근사화 레지스터(SAR) ADC, 고정밀 전압 레퍼런스, 매칭되는 저항기 네트워크, 제로 드리프트, 저잡음 증폭기(LNA)를 신중하게 선택하여 7.5디지트 분해능을 구현할 수 있는 방법을 보여줍니다.

디지타이저 프런트 엔드에 대한 개요

DMM과 같은 정밀 디지털 계측기는 아날로그 전압을 디지털 값으로 변환하는 프런트 엔드를 사용합니다. 프런트 엔드의 핵심은 ADC입니다(그림 1). 대부분의 ADC는 고정 입력 전압 범위를 사용하므로 입력 신호를 이에 맞게 증폭하거나 감쇠해야 합니다. 이를 수행하려면 증폭기와 저항 감쇠기가 필요합니다. SAR ADC를 사용할 경우 정밀 전압 레퍼런스 소스도 필요합니다. 이러한 모든 부품은 전체적인 시스템 정확도를 극대화하기 위해 저잡음, 낮은 DC 드리프트, 안정적인 이득을 고려하여 선택해야 합니다.

그림 1: ADC의 핵심인, 고정밀 계측기의 디지털 프런트 엔드 블록 다이어그램(이미지 출처: ADI)

올바른 ADC 선택

ADC를 선택하는 첫 번째 단계는 필요한 전압 분해능을 결정하는 것입니다. DMM과 같은 계측기에서 전압 분해능은 일반적으로 디지트로 지정됩니다. 일반적인 벤치톱 DMM은 6.5디지트 분해능을 가집니다. 즉, 6개의 십진 자릿수(0 ~ 9)와 반 자릿수(값 0 또는 1)가 있습니다. 스케일링되지 않은 판독 범위는 +1,999,999카운트에서 -1,999,999카운트까지이며, 일반적으로 4,000,000카운트 분해능이라고 합니다.

이진 장치의 카운트는 간단히 비트 수를 지수로 한 2의 거듭제곱입니다. 디지트 수와 비트 수는 서로에 대해 플로팅할 수 있지만(그림 2), 서로에 대한 정수 배수로 배열되지는 않습니다.

그림 2: 비트 수(정수)와 표시되는 디지트 수 모두에 대해 계산된, 비트 수의 함수로 나타낸 디지트 수 플롯이 표시되어 있습니다(이미지 출처: Art Pini).

이러한 계산의 공통된 요소는 장치가 표시하는 개별 값의 카운트(또는 개수)입니다. 지정된 카운트에 대한 디지트 수는 log₁₀(카운트)로 간단히 표시됩니다. 지정된 카운트에 대한 등가의 비트 수는 log₁₀(카운트)/log₁₀(2) 또는 digits/log₁₀(2)로 계산됩니다. 따라서 4,000,000카운트는 21.932비트 수에 해당합니다.

분해능 및 정확도

디지트 수와 비트 수는 계측기의 전압 분해능을 나타냅니다. 10볼트 범위에서 6.5디지트 DMM은 -10V ~ +10V의 전압을 4,000,000카운트로 측정할 수 있습니다. 즉 각 스텝은 5µV입니다. 이는 판독의 정확도가 아니라 장치의 분해능을 나타냅니다. 정확도는 측정된 값이 실제 값에 얼마나 가까운지를 나타냅니다. 측정 정확도는 잡음, 오프셋 오차, 이득 오차, 비선형성 등 많은 요인의 영향을 받습니다. 비확실성의 이러한 모든 원인은 계측기의 프런트 엔드 부품에서 발생합니다.

10V 범위에서 일반적인 7.5디지트 DMM은 24시간 정확도가 측정값의 8ppm(백만분율)과 선택한 범위에 대한 2ppm의 불확실도를 합한 값(8+2)입니다. 1년 동안 규정된 장기 정확도는 ±(16+2)ppm입니다. ADC 선형성은 1.5ppm의 범위 내에 있어야 하며, 온도 오차는 ±1ppm/°C 정도로 낮아야 합니다.

이러한 수준의 정확도를 달성하려면 필요한 부품의 단기 및 장기 오차 원인을 이해해야 합니다.

고정밀 디지털 프런트 엔드를 위한 ADC

그림 1은 일반적인 디지털 프런트 엔드를 보여줍니다. 이 프런트 엔드에는 높은 분해능과 중간 속도를 제공하는 24비트 SAR ADC가 사용됩니다. SAR ADC는 입력 신호를 비교기에 인가합니다. 비교기의 다른 쪽 레그는 SAR에 의해 구동되는 디지털-아날로그 컨버터(DAC)의 추측 전압을 받습니다. 레지스터는 ADC의 비트 수와 동일한 개수의 스테이지를 가지며 ADC 전압 범위의 1/2에 해당하는 추측 전압을 생성하는 것으로 시작합니다. 비교기는 입력이 레퍼런스 기반의 추측 전압보다 높거나 낮음을 나타냅니다. 추측 값이 입력보다 낮을 경우 레지스터 비트에 '1'이 저장되고, 그렇지 않을 경우 '0'이 저장됩니다.

레지스터는 상태를 순차적으로 진행하여 이진 단계로 추측 전압을 낮춥니다. 추측 전압이 입력 신호에 최대한 가까워지면 프로세스가 중지되며 레지스터에 입력 전압에 해당하는 디지털 코드가 포함됩니다. 이제 ADC는 변환 완료 신호를 발생시켜 이진 코드를 읽을 수 있음을 알립니다.

SAR ADC가 DAC를 구동할 수 있으려면 정밀하고 안정적인 전압 레퍼런스가 필요합니다. 다중 범위 계측기의 경우, ADC 입력을 초과 없이 ADC의 풀스케일 범위에 최대한 가깝게 조정하기 위해 신호 조정 기능도 필요합니다.

Analog Devices AD4630-24BBCZ-RL은 7.5디지트 프런트 엔드를 위한 올바른 선택입니다. 이 이중 채널 24비트 SAR ADC는 2MSPS(초당 메가샘플 수)로 작동하며 단일 엔드 또는 차동 작동을 지원합니다. 이 ADC는 5V 레퍼런스 전압을 사용하며 통상 0.1ppm(0.9ppm 최대)의 선형성을 제공합니다. 이 제품은 낮은 출력 속도에서 잡음을 크게 줄이고 동적 범위를 154dB(데시벨)까지 확장하는, 프로그래밍 가능한 데시메이션 비율을 갖는 블록 평균화 필터를 포함하고 있습니다. 또한 블록 평균을 사용하면, 출력 데이터 속도 60Hz에서 입력 기준 잡음 98nV rms를 달성하며, 풀스케일 입력을 기준으로 할 경우 7.7디지트의 잡음 제한 유효 분해능을 생성합니다.

전압 레퍼런스

SAR ADC의 출력은 입력 전압과, 전압 레퍼런스에서 유도된 전압 수준의 비교 결과를 기반으로 하므로 레퍼런스의 정확도, 안정성, 잡음 수준의 영향을 크게 받습니다. 안정성을 지원하기 위해 제너 레퍼런스 기술은 실리콘 기판 내에 깊숙이 장치를 형성하여 매우 안정적인 항복 전압을 구현합니다. 이 접근 방식은 표면 오염 물질로부터의 보호를 제공하여 열적 효과를 감소시키며 응력과 습도에 덜 민감하게 만듭니다. 또한 내부 히터를 포함하여 주변 온도 변화의 영향을 더 최소화함으로써 레퍼런스 전압의 안정성을 높일 수 있습니다.

그림 1에 사용된 전압 레퍼런스는 ADR1001AEZ입니다(그림 3). 이는 오븐 제어식 매립형 제너 기반의 고정밀 소자로, 히터 제어 회로, 레퍼런스 소스, 출력 버퍼 증폭기, 그리고 연결된 모든 신호 조정 회로를 단일 패키지에 통합함으로써 설계 과정을 단순화하고 실장 면적을 줄여줍니다.

그림 3: 히터 제어(왼쪽), 레퍼런스 소스(중간), 출력 버퍼 증폭기(오른쪽)를 보여주는 ADR1001AEZ 기능별 블록 다이어그램(이미지 출처: ADI)

ADR1001AEZ의 공칭 출력 전압은 6.6V로 5V ±0.25%로 정밀 트리밍되며, 정격 출력 전류는 10mA입니다. 온칩 히터는 0.2ppm/°C 미만의 온도 계수를 유지합니다. 5V 출력 잡음(0.1Hz ~ 10Hz)은 0.13ppm(p-p)로, 이는 0.65mV p-p로 계산됩니다.

7.5디지트 분해능을 위한 증폭기

디지털 프런트 엔드에 대한 입력 증폭기는 매칭된 저항 네트워크와 함께 작동하여, 입력 신호를 ADC의 지정된 입력 전압에 맞게 스케일링합니다. 필요한 이득 또는 감쇠를 제공하도록 설계된 이 증폭기는 원하는 7.5디지트 분해능을 달성하기 위해 낮은 전압 드리프트와 저잡음 특성을 가져야 합니다. 이 작업을 위해 초퍼 안정화 ADA4523-1을 선택하는 것이 좋습니다. 이 제품은 저잡음, 제로 드리프트 레일-투-레일 증폭기로, 5V에서 -40°C ~ +125°C의 작동 온도 범위에 걸쳐 최대 ±4µV의 오프셋 전압을 제공합니다. 온도에 따른 오프셋 전압 드리프트를 0.01µV/°C 이하로 유지하는 자가 보정 회로를 통해 DC 드리프트를 낮게 유지할 수 있습니다.

ADA4523-1은 공통 모드 제거비가 160dB(통상)이며, 0.1Hz ~ 10Hz에서의 잡음 레벨은 88nV p-p(통상)입니다(그림 4).

그림 4: 일반적인 Analog Devices ADA4523-1 증폭기의 0.1Hz ~ 10Hz 잡음 파형(이미지 출처: ADI)

매칭된 저항기 네트워크 선택

매칭된 저항기 네트워크란 저항값, 허용 오차, 온도 계수와 같은 전기적 특성이 서로 정합된 여러 개의 저항기를 포함하는 단일 패키지를 말합니다. 절대 저항은 중요하지 않지만, 각 저항의 값이 정밀하게 매칭되어 있으며 넓은 온도 범위에서 추종되므로, 저항 비율이 일정하게 유지됩니다.

예를 들어, LT5400BIMS8E-7(그림 5)은 2개의 1.25kΩ 저항기와 2개의 5kΩ 저항기를 포함하는 4저항기 어레이로, 4:1 비율과 이득 4를 제공합니다. 이러한 저항기는 공칭 저항 허용 오차가 ±15%이지만 저항 비율은 ±0.025%로 매칭되어 있습니다. 공통 패키징으로 인해 온도에 따라 4:1 저항 비율이 추종되며, 온도 계수는 ±25ppm/°C입니다. 온도에 따른 저항 비율의 드리프트는 ±0.2ppm/°C입니다.

그림 5: LT5400-7을 사용하는 이득 4의 차동 증폭기(이미지 출처: ADI)

증폭기 이득은 R1:R2 및 R4:R3의 비율로 설정되기 때문에 낮은 온도 드리프트가 필수적입니다. 저항기 매칭은 증폭기 각 절반의 이득을 안정화하고, 두 절반의 이득이 서로 일치하도록 보장하므로, 공통 모드 제거비(CMRR)를 높게 유지할 수 있습니다.

결론

계측기 설계자는 고성능 데이터 취득 시스템에서 7.5디지트 분해능을 달성해야 하는 과제를 안고 있지만, 올바른 부품을 사용하면 효과적으로 구현할 수 있습니다. 위에서 설명한 바와 같이, Analog Devices의 고도로 정확한 저 비선형성, 저 오프셋 드리프트 부품(예: AD4630-24BBCZ-RL ADC, ADR1001AEZ 정밀 전압 레퍼런스, ADA4523-1 증폭기, LT5400BIMS8E-7 매칭 저항기 네트워크)은 고성능 프런트 엔드 설계를 간소화합니다.