변환 루프 모듈을 사용하여 낮은 지터, 고주파수의 클록을 신속하게 생성

계측 및 측정 시스템 설계자는 증가하는 고객의 요구 사항을 충족하는 데 필요한 신호 대 잡음비(SNR) 또는 오류 벡터 크기(EVM)를 제공하기 위해 지터가 낮고 스퓨리어스가 없는 신호가 필요합니다. 동시에 기판 실장 면적뿐만 아니라 설계 비용과 복잡성을 줄여야 하는 어려운 문제에 직면해 있습니다. 후자는 개발 시간을 줄여 시장 출시 기간을 단축시키는 데 매우 중요합니다.

응용과 관련된 다양한 문제를 해결하기 위해, 엔지니어는 계측 및 측정 클로킹 솔루션을 기존의 개별 맞춤 설계에서 보다 통합된 솔루션으로 전환해야 합니다. 이를 위한 중요한 단계는 통합 위상 고정 루프(PLL)를 사용하는 것입니다. 이를 통해 기존의 전압 제어 발진기(VCO) 신호의 주파수 상향 변환을 허용하는 동시에 고정 외부 국부 발진기(LO)의 지터 및 위상 잡음을 대체로 유지합니다.

이 기사에서는 산업에서 가장 낮은 통합 위상 잡음을 달성하기 위한 변환 루프의 역할에 대해 설명합니다. 예를 들어, Analog Devices의 ADF4401A 변환 루프 시스템 인 패키지(TL SiP)를 소개하고, 향상된 분리 기능이 있는 출력 신호를 통해 10fs rms 미만의 광대역 통합 지터 기능과 스퓨리어스 부품을 감쇠하여 성능 요구 사항을 해결하는 동시에 설계자의 통합, 비용, 복잡성 및 시장 출시 기간 요구 사항을 충족하는 방법을 보여줍니다.

기존 PLL과 변환 루프의 작동

변환 루프의 주요 목적은 기존 PLL에 비해 대역 내 위상 잡음을 크게 감소시켜 입력 기준 신호에 고정된 출력 신호를 생성하는 것입니다.

표준 PLL은 위상 주파수 감지기(PFD), 충전 펌프, 저역 통과 필터(LPF), VCO 및 피드백 주파수 분할기 N을 포함하는 피드백 시스템으로 구성됩니다(그림 1).

그림 1: 표준 PLL은 더 낮은 기준 주파수(F_PFD)에 고정되며, 출력 주파수(F_RF)를 생성합니다. (이미지 출처: Bonnie Baker)

PFD는 위상의 입력 기준과 피드백 신호를 비교하고 이들 사이의 위상 오차에 비례하는 일련의 펄스를 생성합니다. 충전 펌프는 PFD 펄스를 수신하고 이를 전류원 또는 싱크 펄스로 변환하며, 그러면 VCO가 주파수의 위 또는 아래로 조정됩니다. LPF는 펄스의 모든 고주파 에너지를 제거하고 VCO가 사용할 수 있는 전압으로 변환합니다. VCO의 출력 신호가 N 분할기를 통해 PFD 블록으로 피드백되어 이 루프가 완료됩니다.

그림 1의 주파수 전달 함수는 방정식 1을 사용하여 계산됩니다.

방정식 1

여기서 F_RF는 출력 주파수입니다.

N은 피드백 분할기 비율입니다(정수 또는 분수일 수 있음).

F_PFD는 PFD 주파수입니다.

그림 1의 대역 내 잡음 플로어는 방정식 2를 사용하여 계산됩니다.

방정식 2

여기서 FOM_PLL은 PLL의 대역 내 위상 잡음 플로어 성능 지수(FOM)입니다.

-234dB/Hz의 대역 내 위상 잡음 플로어 FOM의 예를 고려해 보세요. PFD 주파수(F_PFD)는 160MHz, 출력 주파수(F_RF)는 8GHz입니다.

이 시스템에서 N 값을 계산하는 데 방정식 1이 사용됩니다.

방정식 2는 대역 내 잡음 플로어를 계산하는 데 사용됩니다.

위의 계산에서 N 분할기는 20log₁₀ (50)로 34dB와 동일한 전체 대역 내 잡음 플로어에 강력하게 기여합니다. N 값이 작으면 대역 내 잡음 플로어가 감소하지만 출력 주파수도 감소합니다. 그렇다면 높은 출력 주파수를 생성하면서도 낮은 루프 이득(N)을 유지하는 방법은 무엇일까요?

그림 2: 이 예에서 표준 PLL의 경우 피드백 분할기(20log₁₀(N))의 잡음은 N=1인 하단 노란색 플롯에 비해 34dB 더 높은 대역 내 잡음이 있습니다. (이미지 출처: Bonnie Baker)

이 문제의 해결책은 N 분할기를 다운 변환 혼합 단계로 대체하는 것입니다(그림 3).

그림 3: 변환 루프는 기존 피드백 분할기를 사용하는 대신, 혼합기를 사용하여 VCO 주파수를 PFD 주파수로 하향 변환합니다. (이미지 출처: Bonnie Baker)

그림 3에서 혼합기는 피드백 N 분할기를 대체하여 루프 이득을 1(N=1)로 만듭니다. 이 작업은 대역 내 잡음 플로어에 대한 피드백 루프의 기여도를 크게 감소시키게 됩니다. 대역 내 잡음 계산의 경우 N 값은 이제 1과 같습니다. 방정식 2를 사용하면, 수정된 시스템의 대역 내 잡음 플로어는 다음과 같습니다.

새로운 대역 내 소음은 34dBc/Hz의 개선을 보여줍니다.

그림 3에서 혼합기는 오프셋 LO라고 하는 매우 낮은 잡음 LO를 기반으로 합니다. F_LO ± F_RF이 F_PFD와 같아야만 고정이 이루어집니다.

변환 루프 아키텍처에서는 오프셋 LO의 위상 잡음이 RF 출력에서 최상의 성능을 달성하는 데 매우 중요합니다. 이러한 이유로 엔지니어는 일반적으로 전압 제어 표면 음향파(SAW) 또는 발진기(VCSO), 또는 빗 발생기, 또는 유전체 공진기 발진기(DOS)를 기반으로 오프셋 LO를 설계합니다. 참고: 오프셋 LO 설계에 관한 지원은 Analog Devices에 문의하세요.

변환 루프 관련 당면 과제

전통적으로 저잡음 변환 루프의 설계는 많은 회로 블록의 구현을 포함하므로 일반적으로 크기가 크고 유연성이 제한되는 복잡한 설계가 초래됩니다. 또한 회로 전체가 대상 작동과 관련하여 검증되고 특성화되어야 합니다. 예를 들어, 한 가지 주요 설계 관건은 RF 출력 신호에 대한 LO 누설(LO ~ RF 분리)입니다. 이는 엔지니어가 해결해야 할 중요한 과제입니다. 기존 설계에서 엔지니어는 일반적으로 여러 설계를 반복적으로 진행하여 최적화된 성능과 적절한 분리를 달성합니다.

그림 3은 ADF4401A가 주요 회로 블록을 통합하여 완전 특성화된 솔루션을 제공하고 번환 루프 설계의 성능 및 분리와 관련된 기존의 어려운 문제를 해결하는 방법을 보여줍니다. 이 프로그래밍 가능한 솔루션을 통해 엔지니어는 즉시 최적화된 성능을 달성하고 출시 시간을 단축할 수 있습니다.

ADF4401A 평가

ADF4401A는 엔지니어가 62.5MHz ~ 8GHz의 RF 대역폭을 갖춘 주파수 생성 솔루션을 사용하여 고성능 계측 시장에의 출시 시간을 단축할 수 있도록 설계되었습니다. ADF4401A는 하향 변환 혼합기를 사용하여 100Hz ~ 100MHz로 통합된 9fs의 광대역 지터로 대역 내 잡음이 매우 낮습니다. ADF4401A 내부의 설계 및 레이아웃 기술은 90dBc의 전형적인 스퓨리어스 없는 작동 범위를 지원합니다. 18mm x 8mm x 2.018mm의 패키지 크기는 기존의 개별 설계에 비해 기판 공간을 크게 줄입니다.

장치의 성능을 평가하기 위해, 설계자는 EV-ADF401ASD2Z 평가 기판(그림 4)을 사용할 수 있습니다. 이 기판에는 외부 PFD(HMC3716), 활성 필터(LT6200), 멀티플렉서(ADG1609)를 포함한 완전한 변환 루프가 포함되어 있습니다.

그림 4: ADF4401A 변환 루프 모듈용 EV-ADF401ASD2Z 평가 기판에는 외부 PFD, USB 인터페이스 및 전압 조정기가 포함되어 있습니다. (이미지 출처: Analog Devices)

EV-ADF4401ASD2Z에는 통합 VCO가 있는 ADF4401A TL SiP, 루프 필터(5MHz), PFD, USB 인터페이스 및 전압 조정기가 포함되어 있습니다. 또한 EV-ADF401ASD2Z는 EVAL-SDP-CS1Z (SDP-S) 시스템 데모 플랫폼(SDP) (직렬) 컨트롤러 기판(그림 5)을 필요로 합니다. 이 기판은 PC에서 EV-ADF401ASD2Z로 USB 연결을 제공하므로 프로그래밍을 할 수 있습니다. EV-ADF401ASD2Z 키트에서 컨트롤러 기판은 제공되지 않습니다.

그림 5: EVAL-SDP-CS1Z(또는 SDP-S) 컨트롤러 기판은 EV-ADF401ASD2Z에서 프로그래밍을 위한 PC로 USB 연결을 제공해야 합니다. (이미지 출처: Analog Devices)

그림 6은 EV-ADF401ASD2Z 시스템의 물리적 연결을 보여줍니다. 연관된 분석 | 제어 | 평가(ACE) 소프트웨어에서 TL SiP 기능을 제어합니다. 전력은 외부에서 적용된 6V 전원 공급 장치에서 공급됩니다.

그림 6: EV-ADF401ASD2Z 설정 구성도는 SDP-S 제어 기판, PC, 전원 공급 장치, 신호 발생기 및 스펙트럼 분석기를 포함하여 ADF4401A를 평가하는 데 필요한 장비 및 연결을 보여줍니다. (이미지 출처: Analog Devices)

이 평가 기판과 함께 사용하도록 권장되는 장비에는 Windows PC, 스펙트럼 분석기 또는 신호 발생 분석기 및 세 개의 신호 발생기가 포함됩니다.

EV-ADF401ASD2Z의 제품 구성도는 Analog Devices의 HMC3716 PFD, LT6200 연산 증폭기, ADG1219 SPDT 스위치(그림 7)와 함께 ADF4401A 모듈을 표시합니다.

그림 7: EV-ADF401ASD2Z 평가 기판 제품 구성도는 AD4401A 변환 루프를 지원하는 주요 부품을 보여줍니다. (이미지 출처: Analog Devices)

대역 내 잡음 응답을 저하시킬 수 있는 분할기의 필요성을 최소화하는, 높은 주파수에서 작동할 수 있는 PFD를 사용하는 것이 중요합니다. Analog Devices의 HMC3716의 1.3GHz 위상 비교 주파수 기능은 ADF4401A의 IF 범위에서 사용하기에 이상적입니다. 주파수와 위상을 모두 비교하는 이러한 회로의 기능으로 주파수를 의도한 출력 주파수로 유도하기 위한 추가 회로가 필요하지 않습니다. HMC3716은 오프셋 루프를 완성하는 외부 PFD가 됩니다. HMC3716의 고주파 작동 범위와 초저위상 잡음 플로어를 통해 광대역 루프 필터를 설계할 수 있습니다.

그림 7에서 LPF 구성을 갖춘 LT6200 연산 증폭기는 고주파 스퓨리어스를 감쇠하고 ADG1219 스위치는 시스템의 변환 루프를 완료합니다.

EV-ADF401ASD2Z 평가 설비는 그림 8에 표시된 바와 같이 대역 내 잡음 플롯 및 지터 측정을 생성합니다.

그림 8: 5GHz 출력에서 ​​단일 측파대 위상 잡음(500MHz의 외부 HMC3716 기준 및 4.5GHz의 외부 LO). (이미지 출처: Analog Devices)

그림 8에서 LO₂ 및 HMC3716 입력은 SMA100B RF 및 극초단파 신호 발생기입니다. 평가 기판의 LO₂ 대역 내 잡음은 약 -135dBc/Hz이며, 이는 최대 300kHz의 낮은 오프셋에서 나타납니다. LO₂, ADF4401A 모듈, HMC3716 PFD 및 루프 필터는 약 -140dBc/Hz의 대역 내 잡음에 기여합니다. 내부 위상 잡음은 5MHz ~ 50MHz이며, 설비의 위상 잡음 플로어는 약 -160dBc/Hz입니다. 총 12.53fs의 rms 지터를 제공합니다.

결론

고속 계측 시스템은 출력 데이터가 손상되지 않도록 매우 낮은 지터 클록이 필요합니다. 엔지니어의 과제는 고속 기가헤르츠 클록 시스템을 구축할 수 있는 적합한 장치를 찾는 것입니다. ADF4401A 변환 루프는 장치 선택을 크게 단순화하여 클록 시스템을 구축하므로 높은 주파수에서 낮은 지터를 보장하는 초소형 모듈을 제공하는 동시에 기판 공간과 비용을 줄이고 출시 기간을 단축합니다.