부트스트랩 방식을 사용하여 아날로그 고전압 전달 과제를 해결하는 방법

자동화된 테스트 장비 또는 정밀 제어 시스템에서 주로 필요한 수백 볼트의 아날로그 전압을 전달하는 것은 독특한 과제입니다. 기존 연산 증폭기로는 높은 출력 전압 스윙을 처리할 수 없고, 이산 소자 증폭기는 상당한 수정이 필요하고 많은 pc 기판 공간을 차지하기 때문입니다.

하지만 높은 항복 전압을 견딜 수 있는 FET 쌍과 고압 레일 간 출력 연산 증폭기 조합을 부트스트래핑하는 다른 옵션이 있습니다.

이 기사에서는 높은 아날로그 전압이 발생하는 문제와 일반적인 문제 해결 방법을 설명합니다. 그런 다음 Analog Devices의 고압 정밀 증폭기와 Microchip Technology 및 Infineon Technologies의 고압 MOSFET을 함께 사용하여 부트스트랩 방식을 활용하는 방법을 보여줍니다.

이러한 방법으로 최소의 기판 공간에서 더 높은 성능을 지속적으로 제공하면서 증폭기의 공칭 신호 범위를 2배 확장하는 정밀한 고성능 솔루션을 구축합니다.

높은 아날로그 전압을 위한 설계 옵션

일부 응용 분야에서는 일반 고전압 모놀리식 연산 증폭기에서 생성할 수 있는 것보다 더 높은 출력 전압 스윙이 필요합니다. 이산 소자 트랜지스터를 사용한 증폭기 설계는 폭넓은 전압 스윙을 실현하는 한 가지 방법입니다. 이 설계 방식을 사용하면 특정 응용 분야에 맞게 증폭기를 유연하게 맞춤 설정할 수 있습니다. 하지만 이산 소자 트랜지스터 설계에서는 더 많은 부품을 사용하므로 설계자의 시간과 노력이 증가합니다. 또한 이산 소자 설계에서는 장치 정합과 온도 변화로 인해 정밀도를 확보하는 데 어려움이 있습니다.

이산 소자 증폭기의 대안으로 고전압 연산 증폭기 모듈이 있습니다. 이 모듈은 설계자의 작업을 현저하게 간소화합니다. 고전압 모듈은 주로 고전압 작동과 고전력 작동을 모두 허용하는 하이브리드 모듈입니다. 이산 소자 설계에 비해 이러한 모듈은 공장에서 지정된 성능을 제공하는 이점이 있습니다. 이러한 사양은 설계자의 특성화 활동을 줄여주지만 하이브리드 모듈은 비쌉니다. 고전압 모놀리식 연산 증폭기는 대부분의 설계 성능 요구 사항을 충족할 수 있습니다.

하지만 그럴 수 없는 경우 모놀리식 연산 증폭기의 전원 공급 장치를 활용하면 모놀리식 증폭기의 전원 공급 장치를 사양 이상으로 확장하여 몇 개의 솔루션부터 최대 수백 개 솔루션까지 다양한 연산 증폭기 옵션을 사용할 수 있습니다. 부트스트래핑 전략은 많은 노력이 필요하지만 솔루션은 고전압 모듈에 비해 비용을 획기적으로 절감합니다. 이는 주로 충분한 공장 지정 성능을 제공하는 다양한 모놀리식 연산 증폭기 덕택입니다. 부트스트래핑은 전압 오프셋, 입력 전압 스윙, 출력 전압 스윙 등 증폭기의 DC 사양에는 영향을 주지 않습니다.

전원 공급 장치 부트스트래핑 기술

부트스트래핑 구성에서는 출력 전압을 기준으로 장치의 공급 전압을 제어합니다. 부트스트랩 회로에는 이산 소자 트랜지스터 쌍과 저항 바이어스 네트워크가 있습니다(그림 1).

그림 1: 고정 +V_S 및 -V_S 시스템 공급 전압을 사용하는 간소화된 고전압 팔로어 부트스트래핑 회로도. V_CC 및 V_EE 장치 공급 전압은 출력 전압 V_OUT의 함수로 변경됩니다. (이미지 출처: Bonnie Baker, 자료 제공: Analog Devices)

대부분의 고전압 증폭기는 부트스트랩 전원 공급 장치가 필요하지 않습니다. 예를 들어 그림에 표시된 Analog Devices의 10MHz ADHV4702-1BCPZ는 대부분의 고전압 응용 분야에 충분한 ±110V 전원 공급 장치입니다. 하지만 시스템에 더 높은 전압이 필요한 경우 부트스트랩 방식에서는 이 회로의 작동 범위를 손쉽게 두 배로 높일 수 있습니다.

부트스트랩을 실행하기 위해 Infineon Technologies의 IRFP4868PBF N-channel MOSFET을 Q₁으로 사용합니다. 이 장치에서는 항복 전압이 300V이고 I_D 최대값이 70A이며, Microchip Technology의 TP2435N8-G P채널 MOSFET이 Q₂로 사용됩니다. 이 장치의 항복 전압은 350V입니다.

그림 1에서 ADHV4702-1 정밀 증폭기의 작동 공급 전압 범위는 ±12V ~ ±110V입니다. ±110V 공급 전압에서 통상 출력 전압 범위는 ±108.5V입니다. ±V_S가 ±300V인 이 부트스트랩 회로는 ±120V 이상의 출력 스윙을 얻을 수 있는 증폭기를 위한 토대가 됩니다.

플라잉 레일이라고도 하는 이 부트스트랩 개념에서는 증폭기의 공급 전압을 증폭기의 출력 전압(V_OUT)을 기준으로 대칭이 되도록 지속적으로 조정합니다. 따라서 출력이 공급 범위 내에서 적절히 유지됩니다. 팔로어 부트스트래핑 회로에서 저항기 전압 분배기(R_BOT 및 R_TOP)는 증폭기 출력 범위가 ±200V일 때 V_CC와 V_EE의 차가 ±90V에서 일정하게 유지됩니다. Spice 시뮬레이션에서는 이 부동 공급 현상을 보여줍니다(그림 2).

그림 2: Spice 시뮬레이션은 증폭기 출력 범위가 ±200V일 때 증폭기 델타 전원 공급 장치(V_CC와 V_EE의 차이)가 약 ±90V에서 유지되는 부동 공급 현상을 보여줍니다. (이미지 출처: Bonnie Baker)

그림 2에서 V_OUT은 V_IN과 같고, R_TOP은 45kΩ이고 R_BOT는 20kΩ입니다. R_TOP은 외부 공급(+V_S 및 -V_S)에서 가장 가까운 저항기이고 R_BOT은 연산 증폭기의 출력(V_OUT)에서 가장 가까운 저항기입니다. 그림 2에서 V_CC 및 V_EE 전압은 +V_S(300V) 및 -V_S(-300V)에 가깝습니다. 출력 신호(V_OUT)로 인해 V_CC 및 V_EE가 +V_S 또는 -V_S보다 크거나 같아지면 회로 왜곡이 발생합니다.

부트스트래핑은 모든 연산 증폭기에 높은 신호 성능을 제공합니다. 하지만 증폭기의 슬루율이 이 고전압 구성의 동적 성능에 영향을 줍니다. 그림 1에서 연산 증폭기의 슬루율은 동적 신호에 대한 V_CC 및 V_EE의 응답 기능을 제한합니다. 부트스트래핑 증폭기는 공급이 느리게 이동하는 저주파 DC 응용 분야에 가장 적합합니다.

부트스트랩 설계 구현

연산 증폭기 전원 공급 장치 부트스트랩 설계에서는 다음과 같은 3단계 공정을 따릅니다.

1. 증폭기와 MOSFET 내전력 사이의 트레이드 오프 평가
2. 최대 증폭기 출력 스윙 결정 및 증폭기 공급 전압 할당
3. 저항기 전력 요구 사항 확인

그림 1에서 내전력은 연산 증폭기와 MOSFET 드레인-소스 사이에서 나뉩니다. 증폭기와 FET는 지정된 작동 범위 내에서 전압이 공급됩니다. 더 낮은 전압으로 증폭기를 구동하려고 시도하고 있지만 이는 MOSFET에 부담을 줄 수 있습니다. 증폭기와 MOSFET 사이에 총 내전력이 할당됩니다.

최대 연산 증폭기 출력 스윙 범위(±V_OUT-MAX)와 연산 증폭기 공급(V_EE, V_CC) 사이의 관계에 따라 방정식 1을 통해 저항기 전압 분배기 네트워크가 결정됩니다.

방정식 1a

따라서 공칭 연산 증폭기 공급 전압이 ±100V이고 최대 출력 스윙 범위가 ±150V인 경우 분배기 비율은 다음과 같습니다.

방정식 1b

이 계산을 사용하면 이 응용 분야에서 저항기의 값을 편리하게 확인할 수 있습니다. 하지만 저항기를 선택할 때 고전압이 포함되고 저항기로 인해 상당한 전력이 소산될 수 있다는 사실을 유념해야 합니다. 저항기의 값을 선택하여 해당 등급 내에서 열 발산을 제한합니다.

예를 들어 R_TOP이 150V에 도달하고 R_BOT이 100V에 도달할 때, ½W 정격 저항기를 사용할 경우 방정식 2를 사용하여 내전력(V²/R) 한도를 계산합니다.

방정식 2a

방정식 2b

45kΩ 저항기를 내전력 제한 요소로 사용할 경우 R_BOT 값은 정동작 내전력 제한이 다음과 같이 계산되는 2.5:1 분배기를 생성합니다.

FET 선택

MOSFET 선택을 위한 기본 구동기는 항복 전압입니다. 이 전압은 최악의 바이어스 조건을 견뎌야 합니다. 항복 전압은 출력이 포화 상태일 때, 즉 한 MOSFET이 최대 V_DS에 있고 다른 MOSFET이 최소 V_DS에 있을 때 표시됩니다. 예를 들어 최대 절대값 V_DS가 300V 이하(V_OUT-MAX(500V) - 증폭기의 총 공급 전압(V_CC – V_EE = 200V))라고 가정할 때, MOSFET의 내성 전압은 최소 300V입니다. 또한 내전력은 V_DS와 작동 전류가 모두 최악인 경우를 기준으로 계산해야 합니다. 설계자는 이 전력 레벨에서 MOSFET이 작동하도록 지정되어 있는지 확인해야 합니다.

MOSFET의 게이트 정전 용량은 바이어스 저항기로 저역 통과 필터를 생성하고, MOSFET의 항복 전압이 높을수록 게이트 정전 용량이 높아지는 경향이 있습니다. 이 회로에서 바이어스 저항기는 일반적으로 수십 kΩ ~ 수백 kΩ 내에 있습니다. 이러한 높은 값에서는 게이트 정전 용량을 높지 않아 회로가 느려집니다.

규격서(C_GATE)의 MOSFET 정전 용량 값과 병렬 조합 R_TOP 및 R_BOT에 따라 방정식 3을 통해 저역 통과 필터의 극 주파수가 결정됩니다.

방정식 3

주의 사항

바이어스 네트워크의 주파수 응답은 입력 신호 및 출력 신호보다 10배 더 빠르게 유지되어야 합니다. 바이어스 네트워크로 인해 회로가 느려질 경우 증폭기의 출력에서 공급을 확장할 수 있습니다. 또한 증폭기 공급 레일 외부의 순간 과도 출력으로 인해 입력이 손상되고, 순간 포화 또는 슬루 제한으로 인해 출력이 왜곡될 위험이 있습니다. 이러한 조건에서는 위상 반전으로 인해 음수 피드백 손실, 예측할 수 없는 과도 동작 및 래치업이 발생할 수 있습니다.

성능

비반전 이득을 높이기 위해 전원 공급 장치 부트스트랩 회로의 증폭기를 구성할 수 있습니다. 이 부트스트랩 연산 증폭기 구성은 다른 연산 증폭기 이득 스테이지 구성과 동일한 방식으로 작동합니다. 비반전 구성을 사용해야 합니다. DC 선형성 측정을 사용하여 증폭기의 특성이 결과를 주도합니다(그림 3). 증폭기는 이득이 20이고 전원 공급 장치 범위가 ±140V로 구성됩니다.

그림 3: 이득이 20이고 공급 전압이 ±140V일 때 이득 오차와 입력 전압을 비교하여 보여줍니다. (이미지 출처: Analog Devices)

연산 증폭기 출력의 슬루율은 유한하며, 공급은 출력의 함수입니다. 연산 증폭기의 입력에서 스텝 함수가 연산 증폭기의 공급 범위를 초과할 수 있습니다(그림 4).

그림 4: 이득이 20이고 전원 공급 장치 범위가 ±140V인 슬루율 연산 증폭기의 입력에서 스텝 함수가 연산 증폭기의 공급 범위를 초과하여 래치 조건이 발생할 수 있습니다. 입력 노드에 저역 통과 필터를 배치하여 이 문제를 방지할 수 있습니다. (이미지 출처: Analog Devices)

그림 4에서 ADHV4702-1의 지정된 슬루율은 74V/ms입니다. 래치 조건을 방지하기 위해 설계자는 신호 입력 노드(V_IN)에서 저역 통과 필터를 사용해야 합니다. 이 슬루 제한 회로망은 과도 전류를 방정식 4에 따라 계산된 연산 증폭기의 슬루율보다 작거나 같게 줄입니다.

방정식 4

여기서 V_STEP은 신호 발생기의 최대 단계 크기이고 SR은 연산 증폭기의 슬루율입니다.

결론

최소의 기판 공간에서 낮은 비용으로 높은 아날로그 전압을 구동하려면 높은 항복 전압을 견딜 수 있는 트랜지스터 쌍과 고전압 레일 간 출력 연산 증폭기 조합을 부트스트래핑하는 것이 좋습니다. Analog Devices의 ADHV4702-1 고전압 정밀 증폭기와 Infineon 및 Microchip의 고전압 MOSFET을 함께 사용하여 우수한 성능을 지속적으로 제공하면서 증폭기 공칭 신호 범위의 2배를 제공하는 정밀 고성능 솔루션을 구축할 수 있습니다.