SPXO를 사용하여 간편하고 비용 효율적인 방법으로 저전력 회로 타이밍 요구 사항을 충족하는 방법

회로 타이밍은 마이크로 컨트롤러, USB, 이더넷, Wi-Fi, Bluetooth 인터페이스 등의 광범위한 전자 장치는 물론 컴퓨팅 장치 및 주변 장치, 의료 장치, 테스트 및 측정 장비, 산업 제어 및 자동화, 사물 인터넷(IoT), 웨어러블 및 소비자 가전 등에서도 매우 중요한 기능입니다. 시스템 타이밍을 제공하기 위한 수정 제어 발진기를 설계하는 것은 처음에는 간단한 작업으로 보이지만, 설계자가 수정 진동자를 발진기 IC와 알맞도록 매치하려면 수많은 파라미터와 설계 요구 사항을 고려해야 합니다.

그 많은 고려 사항에는 수정 동 임피던스, 공진 모드, 구동 레벨 및 발진기 음저항이 포함됩니다. 회로 레이아웃과 관련해서는 PC 기판의 기생 정전 용량, 수정 주변의 보호 주파수대 포함, 온칩 통합 정전 용량을 고려해야 합니다. 최종 설계는 최소한의 부품으로 작은 크기에서 신뢰성을 제공하고, 평균 제곱근(rms) 지터가 낮으며, 최소한의 전력 소비로 넓은 입력 전압 범위에서 작동할 수 있어야 합니다.

솔루션 중 하나는 간단한 패키지의 수정 발진기(SPXO)를 사용하는 것입니다. 저전력 소비와 낮은 rms 지터로 최적화되고 1.60V ~ 3.60V 사이의 모든 전압에서 작동이 가능한 이 지속 전압 발진기를 통해 설계자는 시스템 통합을 위한 최소한의 설계 노력으로 솔루션을 구현할 수 있습니다.

이 기사에서는 이산 소자 수정 진동자 및 타이밍 IC를 사용하여 타이밍 회로를 성공적으로 설계하기 위해 충족해야 하는 중요한 성능 요구 사항 및 설계 과제에 대해 간략하게 설명합니다. 그런 다음 Abracon의 SPXO 솔루션을 소개하고, 설계자가 전자 시스템의 타이밍 요구를 효율적이고 효과적으로 충족할 수 있도록 사용하는 방법을 알려줍니다.

수정 발진기 작동과 설계 과제

전력 소비는 소형의 배터리 구동 무선 장치에서 중요한 고려 사항입니다. 이러한 장치 중 다수는 수년 동안의 배터리 수명을 지원할 수 있는 초저전력 시스템 온칩(SoC) 무선 통신 및 프로세서를 기반으로 합니다. 또한 시스템에서 가장 비싼 부품이 배터리이기 때문에, 장치의 가격을 어느 정도 수준으로 유지하기 위해서는 배터리 크기를 최소화하는 것이 중요합니다. 한편, 대기 전류는 보통 소형 무선 시스템에서 가장 중요한 배터리 수명 고려 사항이며 일반적으로 클록 발진기가 대기 전류를 거의 다 사용합니다. 따라서 발진기의 전류 소모를 최소화하는 것이 매우 중요합니다.

안타깝게도 저전력 발진기를 설계하는 작업은 어려울 수 있습니다. 에너지를 절약할 수 있는 한 가지 방법은 '비활성화' 상태를 입력하고 발진기를 필요에 따라 시동하도록 함으로써 대기 전류를 최소화하는 것입니다. 그러나 수정 발진기가 신속하고 안정적으로 시동되도록 하는 작업은 쉽지 않습니다. 설계자는 발진기가 대기 중에 낮은 전류를 소비하고, 모든 작동 및 환경적 조건에서 안정적인 시동 특성을 갖도록 주의해야 합니다.

Pierce 발진기 구성은 저전력 무선 SoC에서 일반적으로 사용됩니다(그림 1). Pierce 발진기는 수정(X) 및 부하 커패시터(C₁ 및 C₂) 주변에 구축되며, 내부 피드백 저항기를 사용하여 반전 증폭기로 감싸여 있습니다. 올바른 조건 하에서는 증폭기의 출력이 입력으로 피드백되면 음저항이 초래되고 발진이 발생합니다.

그림 1: 수정(X) 및 부하 커패시터(C₁ 및 C₂) 주변에 구축된 기본 Pierce 발진기 구성. (이미지 출처: Abracon)

수정은 복잡한 구조를 지니고 있습니다. 여기에서는 발진기에서의 수정의 작동에 대해 아주 기초적인 단순화된 설명만이 제공됩니다.

폐쇄 루프 이득 여유(Gm)는 다양한 손실에 따른 발진기의 신뢰성을 특성화하는 성능 지수(FOM)로 사용될 수 있습니다. 이를 발진 허용치(OA)라고 부르기도 합니다. 5 미만의 OA는 낮은 생산 수율 및 온도 관련 시동 문제를 일으킬 수 있습니다. OA가 20 이상인 설계는 견고하고, 설계된 작동 온도 범위에서 안정적인 작동을 제공하며, 수정 및 SoC 성능 특성 측면에서 생산 로트 변동에 민감하지 않습니다.

발진기의 OA 측정을 위해, 가변 저항기 R_a가 회로에 추가됩니다(그림 2). R_a 값은 발진기가 시동할 수 없을 때까지 증가됩니다. 이 값을 사용하여 다음 방법으로 OA를 결정합니다.

방정식 1

여기서,

R_n은 음저항입니다.

R_e는 등가 직렬 저항(ESR)입니다.

방정식 2

방정식 3

여기서 부하 정전 용량 C_L은 다음과 같이 계산됩니다.

방정식 4

여기서 C는 회로의 부유 용량으로, 보통 3.0pF ~ 5.0pF입니다.

그림 2: 확장된 수정 모델이 표시된 Pierce 발진기(가운데 상자 내) 및 발진 허용치를 측정하기 위한 가변 저항기(R_a) (이미지 출처: Abracon)

OA는 ESR(R_e)에 따라 달라지며, ESR은 수정 진동자 파라미터인 R_m과 부하 정전 용량인 C_L에 따라 달라집니다. 저전력 무선 장치에서 사용되는 것과 같은 저전력 발진기의 경우, R_m과 C_L이 OA에 미치는 영향이 더 커집니다. OA를 측정하는 작업은 시간이 걸려, 개발 프로세스가 길어지는 것처럼 보일 수 있습니다. 결과적으로, 이러한 부분이 간과되어 시스템이나 장치가 생산에 들어갈 때 성능 문제가 발생할 수 있습니다.

또한 발진기의 안정적인 작동을 보장하기 위해 OA를 높게 설정하면 또 다른 문제들이 발생할 수 있습니다. 예를 들어, OA가 높으면 발진기 회로 성능이 높아지지만 수정으로 인한 전력 손실이 간과될 수 있습니다. 이러한 손실은 중요한 요인입니다. 그림 2를 다시 살펴보면, 수정 동 저항인 R_m으로 인해, 전류가 해당 저항을 통해 순환함에 따라 소비 전력이 발생합니다. C_L이 더 커지면 전류 및 손실도 증가합니다. 설계자는 수정의 전력 손실과 OA에 대한 적합한 값 사이의 균형을 달성해야 합니다.

지터 없애기

수정 발진기를 설계하는 경우, 지터를 이해하고 이를 최소화하는 것이 중요합니다. 지터에는 두 가지 유형이 있는데, 일반적으로 둘 다 rms 값으로 측정됩니다.

• 사이클별 지터: 위상 지터라고도 하며, 측정된 여러 진동 주기 간의 최대 시간 차로 최소 10주기에 걸쳐 측정됩니다.
• 주기 지터: 클록 에지에서의 최대 변화이지만, 각 주기에서 측정되는 것이며 여러 주기에 걸쳐 측정되지는 않습니다.

수정 진동자 발진기에서 지터의 주요 원인은 전원 공급 장치 잡음, 신호 주파수의 정수형 고조파, 잘못된 부하 및 종단 상태, 증폭기 잡음, 특정 회로 구성 등입니다. 원인에 따라, 지터를 최소화하기 위한 여러 가지 방법이 존재합니다.

• 전원 공급 장치 잡음 제어를 위해 바이패스 커패시터, 칩 비드 또는 저항기-커패시터(RC) 필터를 사용합니다.
• 매우 낮은 지터가 요구되는 까다로운 응용 제품에서는, 고조파를 제어하기 위한 방법을 구축하는 것이 중요합니다(이 기사 내에서는 다루기 어려운 내용).
• 부하 및 종단 상태를 최적화함으로써, 출력으로 되돌아가는 반사 값을 줄입니다.
• 위상 잠금 루프, 배율기 또는 프로그래밍 가능 기능은 지터를 상승시키므로, 이러한 요소가 포함된 설계의 사용을 피합니다.

연속 전압 수정 발진기

다양한 시스템 바이어스 전압(1.60V ~ 3.60V)을 지닌 시스템의 설계자는 Abracon의 ASADV, ASDDV 및 ASEDV SPXO의 이점을 활용할 수 있습니다(그림 3). 이 SPXO 제품군은 다양한 주파수 범위를 지원합니다. ASADV 장치의 경우 1.25MHz ~ 100MHz, ASDDV 및 ASEDV 장치의 경우 1MHz ~ 160MHz입니다. RoHS/RoHS II 규정을 준수하며, 밀폐 봉인 세라믹 표면 실장 장치(SMD) 패키지로 제공됩니다. 주파수 안정성은 -40°C ~ +85°C의 작동 온도 범위에 걸쳐 ±25ppm입니다.

그림 3: ASADV(여기에 표시됨), ASDDV 및 ASEDV SPXO는 밀폐 봉인 세라믹 패키지로 제공되며 작동 온도 범위는 -40°C ~ +85°C입니다. (이미지 출처: Abracon)

ASADV는 2.0mm x 1.6mm x 0.8mm, ASDDV는 2.5mm x 2.0mm x 0.95mm, ASEDV는 3.2mm x 2.5mm x 1.2mm입니다. 이 세 가지 계열은 다양한 공통 작동 온도 범위, 안정성 옵션 및 CMOS/HCMOS/LVCMOS 호환 출력 형식으로 제공됩니다.

중요한 사실은 ASADV, ASDVD 및 ASEDV 제품군이 저전류 작동에 최적화되어 있다는 것입니다(그림 4). 출력 활성화/비활성화 기능은 비활성화된 경우 전류를 10μA로 감소시킵니다. 최대 시동 시간은 10ms입니다.

그림 4: 이 SPXO 제품군의 통상적인 성능인 공급 전압 대비 ASEDV의 전류 소비가 표시됩니다(25°C ±3°C에서 측정). (이미지 출처: Abracon)

3개지 SPXO 제품군은 모두 특별히 낮은 전류 소비를 특징으로 합니다. ASADV의 경우 최대 전류(25°C에서 15pF 부하로 측정) 범위는 1.25MHz 및 공급 전압 1.8V에서 1.0mA부터 81MHz 및 공급 전압 3.3V에서 14.5mA까지입니다. ASDDV 및 ASEDV의 경우 최대 전류 범위는 1MHz 및 1.8V의 공급 전압에서 1.0mA, 157MHz 및 3.3V의 공급 전압에서 19mA입니다.

이 장치는 여러 부하를 구동할 수 있으며 우수한 전자파 장해 성능과 낮은 지터가 특징인데, 1.0ps 미만의 rms 위상 지터 및 최대 7.0ps의 주기 지터로 지정됩니다.

또한 SPXO는 전체 작동 온도 범위에서 우수한 주파수 안정성을 제공합니다(그림 5). 많은 응용 제품에서 이러한 발진기는 설계 작업이 거의 필요하지 않은 드롭인 솔루션으로 사용될 수 있습니다. 또한 바이어스별 발진기 선택의 필요성을 없애고 바이어스 종속 주파수 변동을 제거합니다.

그림 5: 이 SPXO는 전체 작동 온도 범위에서 우수한 주파수 안정성을 제공합니다. ASEDV 제품군에 대한 이 그래프는 통상적입니다. (이미지 출처: Abracon)

마지막으로, 충격 및 진동이 크게 중요하지 않은 고려 사항인 경우, MEMS(microelectromechanical systems) 발진기에 대한 더욱 합리적인 가격의 대안으로 ASADV, ASDVD 및 ASEDV 연속 전압 표현 실장 수정 발진기를 사용할 수 있습니다.

결론

설계자는 광범위한 응용 제품 및 작동 온도에 걸쳐 안정적인 타이밍을 제공하기 위해 정밀하고 신뢰성 있는 발진기를 필요로 합니다. 이산 소자 수정 제어 발진기는 요구되는 성능 특성을 충족할 수 있지만, 수정을 사용하여 효과적으로 설계하는 것은 기술적으로 어렵고 시간이 많이 걸리며, 불필요한 비용 소모가 초래되기도 하고, 폼 팩터와 관련하여 최적의 선택이 아닐 수 있습니다.

위에서 살펴본 바와 같이, 그 대신 설계자는 광범위한 작동 온도 범위에 걸친 우수한 주파수 안정성으로 드롭인 타이밍 솔루션을 제공하는 통합형 저전력 SPXO를 사용할 수 있습니다. 설계자가 SPXO를 사용하는 경우 부품 수, 솔루션 크기, 조립에 드는 비용을 줄이면서 신뢰성을 향상시킬 수 있습니다.

추천 자료

발진기를 선택하고 효과적으로 적용하는 방법